Cortex A7 con Cortex A15, potenza e bassi consumi

ARM ha svelato la nuova architettura a basso consumo Cortex A7. Recentemente abbiamo parlato di Tegra 3 di Nvidia, una soluzione dotata di un quinto core che gestisce tutte le operazioni meno impegnative, permettendo così agli altri core di entrare in uno stato "dormiente" e spegnersi per consumare pochissimo.

Anche ARM ha pensato a una cosa simile, e Cortex A7 è il frutto di questo lavoro. L'aspetto interessante è che può essere usata da sola oppure insieme a un System on Chip Cortex A15, in quanto può gestire le medesime istruzioni. Questa configurazione è chiamata big.LITTLE.

A differenza dei core più recenti basati su architettura di tipo out of order, il Cortex A7 è un core in-order. Il Cortex A7 ha una pipeline integer a otto stadi ed è in grado di amministrare due istruzioni, salvo quelle in virgola mobile o NEON.

Le dimensioni del singolo core sono pari a 0,5 mm2 - con processo produttivo a 28nm - grazie a cluster per le unità di esecuzione integer simili a quelle dell'architettura Cortex A8 e un'unità a virgola mobile interamente nella pipeline e più compatta. ARM ha limitato anche l'issue width - il numero massimo di istruzioni che possono essere consegnate.

La nuova architettura integra un'unità di branch prediction rinnovata e algoritmi di prefetching migliori per assicurare un'efficienza superiore. È presente anche della cache L2 a bassissima latenza - 10 cicli.

Cortex A7 dà quindi il meglio di sé quando è affiancato ai core dell'architettura Cortex A15 che, secondo ARM, raggiungeranno prestazioni simili a quelle di una CPU x86 di fascia bassa. Questa architettura sarà usata però anche in smartphone e tablet, dispositivi in cui i consumi assumono un aspetto importantissimo. E la maggiore efficienza delle unità A15 rispetto a quelle A9 a volte non basta.

Un chip dotato di due core A15 e due A7 sarà visto dal sistema operativo come un sistema con due core. La tecnologia di gestione energetica di ARM farà sì che uno dei due cluster si attivi in base alle richieste del sistema operativo. La coerenza della cache è garantita da un'interconnessione CCI-400, quindi i dati invalidati da un cluster si rifletteranno anche nella cache dell'altro. Secondo ARM il passaggio tra i cluster avviene in 20 microsecondi.

L'architettura Cortex A7 sarà disponibile in configurazioni da uno a quattro core, in configurazione SoC oppure con i core Cortex A15. ARM si aspetta di vedere le prime soluzioni dotate di chip A7 a 40 nanometri - probabilmente dual-core - entro la fine dell'anno in terminali di fascia bassa dal prezzo di circa 100 dollari. I core Cortex A7 saranno anche realizzati a 28nm per l'integrazione con le soluzioni A15.

Segnaliamo infine che ARM e TSMC hanno compiuto il tape out di una soluzione MPCore Cortex A15 a 20 nanometri. Secondo le due aziende questo processo produttivo dovrebbe permettere prestazioni due volte più elevate rispetto alle generazioni precedenti.