IBM e 3M, per i processori 3D serve una nuova colla

IBM e 3M svilupperanno nuovi collanti per creare chip 3D. La collaborazione tra le due aziende nasce per ragioni molto semplici: IBM ha esperienza con i semiconduttori e 3M con i collanti. L'obiettivo è realizzare chip 3D - da non confondere con i transistor tri-gate di Intel, si tratta di due livelli diversi di tecnologia, che sono complementari - mediante nuovi materiali.

L'idea di IBM è di impilare fino a 100 strati di semiconduttori, realizzando quello che si può definire un "grattacielo di silicio". È come se incollaste dei chip, strato dopo strato, l'uno sull'altro. IBM però non ama troppo questa definizione.

"Colla non è la parola giusta, assomiglia più a una soluzione termica che può tenere i chip insieme, conduce e può essere isolante", ha dichiarato Bernard Meyerson, vicepresidente della ricerca di IBM. L'aspetto interessante è appunto che questo collante è in grado di condurre calore e ciò consentirà ai chip di essere impilati. Le tecniche di produzione esistenti, come l'edge wiring o TSV (Through Silicon VIA) permettono di impilare fino a quattro strati, numero oltre il quale si verificano problemi di dissipazione del calore.

Nella fase iniziale saranno impilati pochi strati di chip, ma 3M e IBM puntano a creare collanti che possono coprire interi wafer di silicio entro il 2013 (forse con tecnologia a 20 nm), da cui poi "tagliare" i singoli chip a strati, pronti e funzionanti. Grazie all'idea di lavorare "in 3D" si potrebbero realizzare chip ibridi, dotati per esempio di uno strato con le unità di calcolo, uno con la memoria e uno con altre caratteristiche.

Puntare su un progetto di questo genere potrebbe migliorare prestazioni e consumi grazie alla riduzione della lunghezza delle piste, che non dovranno più essere "stese" su una superficie 2D, bensì salire in verticale per collegare i vari strati fra loro. Secondo 3M e IBM le prime incarnazioni di processori 3D saranno disponibili per dispositivi come tablet e smartphone, anche se certamente si tratterà di chip che, per quanto avanzati, non avranno 100 strati, ma molti di meno.