Processori con consumi dimezzati, basteranno 0,4 volt

SuVolta e Fujitsu Semiconductor hanno svelato una nuova tecnologia di transistor a bassissimo consumo, chiamata deeply depleted channel (DDC), che ha il potenziale di ridurre i consumi dell'80% rispetto ai chip fabbricati con i metodi attuali.

"La tecnologia che abbiamo dimostrato ha destato un grandissimo interesse nell'industria dei semiconduttori. Stiamo svelando i dettagli dei transistor DDC in modo che le aziende pensino a come la tecnologia di SuVolta possa ridurre i consumi, richiedere una tensione inferiore e dare la possibilità di scalare con processi di produzione inferiori a 20 nanometri", ha dichiarato Bruce McWilliams, presidente e capo del settore tecnologico di SuVolta.

Le due aziende hanno realizzato con successo blocchi SRAM da 576 Kb a 65 nanometri che necessitano di soli 0,425 volt per funzionare. Si tratta di un calo del 50% rispetto alle soluzioni attuali, senza impatto sulle frequenze operative. Accoppiata a tecniche avanzate di scaling della tensione, questo calo può raggiungere l'80%.

Il transistor DDC di SuVolta riduce la variabilità della tensione di soglia e consente di continuare nello scaling delle soluzioni CMOS. Il tutto funziona formando un deeply depleted channel (che letteralmente si traduce in canale profondamente impoverito) in presenza di una tensione applicata al gate. L'implementazione tipica prevede che il canale DDC abbia diverse regioni: una non dopata o leggermente dopata,  una che compensa la tensione di soglia (VT) e una di "screening".

La prima regione rimuove i dopanti, consentendo la creazione di un canale profondamente impoverito. Questo riduce la fluttuazione casuale drogante (RDF) consentendo così lo scaling della tensione di alimentazione e migliorando la mobilità per avere una maggiore efficacia della corrente. Riduzioni dell'RDF sono state ottenute anche con le tecnologie ETSOI e FinFET, che però sono più complesse e non si adattano ai metodi di produzione attuali.

La regione che compensa la VT imposta i livelli di tensione di soglia dei transistor, senza degradare la mobilità nel canale. La regione di screening salvaguarda la carica e imposta la profondità dello strato impoverito. Serve anche come per un miglioramento dinamico della VT attraverso la polarizzazione, se lo si desidera.

Rispetto a un transistor tri-gate di Intel, la differenza è che quest'ultimo richiede la stessa tensione di soglia tra tutti i transistor, mentre nel transistor planare di SuVolta può essere modificata. Da un punto di vista produttivo, è più semplice produrre un transistor planare con processo CMOS che una soluzione FinFet.

Insomma SuVolta con la collaborazione di Fujitsu potrebbe consentire all'industria di continuare a miniaturizzare i chip e raggiungere livelli di consumo davvero esigui. La produzione di un SRAM è decisamente importante, perché si tratta del primo passo concreto. Per vedere la tecnologia all'opera in soluzioni commerciali passeranno sicuramente diversi anni, anche se al momento non è noto quali siano le aziende interessate ad applicare la tecnologia della startup giapponese.