AMD ha annunciato l'inizio dello sviluppo delle nuove estensioni SSE5 per architetture x86. Le nuove istruzioni permetteranno agli sviluppatori di massimizzare le prestazioni delle applicazioni multimediali, di calcolo e di sicurezza.
In un panorama che assiste all'arrivo di processori multi-core e all'integrazione di coprocessori specializzati per aumentare le prestazioni, è ugualmente importante offrire la possibilità di massimizzare l'efficienza di ogni core attraverso la riduzione del numero totale di istruzioni di cui si ha bisogno per raggiungere un dato risultato. Le istruzioni SSE5 aiutano a sfruttare al massimo l'uscita di ogni istruzione e a consolidare il codice base attraverso l'introduzione di funzionalità rintracciabili in precendenza nelle sole architetture altamente specializzate. AMD ha rilasciato dettagli sue due istruzioni in particolare:
Le istruzioni SSE5 saranno implementate nel core di prossima generazione indicato con il nome in codice "Bulldozer" e disponibile nei processori in arrivo nel 2009. Maggiori informazioni sono rintracciabili in questo file PDF.
Articoli correlati:
Ontario e Zacate, le APU AMD dei portatili di domani (9)
Samsung Orion, il dual-core ARM da battaglia (20)
VIA, quad-core e chipset DirectX 11 il prossimo anno (9)
Cortex A9 dual-core a 28 nanometri, è quasi realtà (32)
AMD mostra i chip Orochi e Llano, belle novità (27)
AMD non farà concorrenza ad ARM, non è in grado (19)
Intel rivede le stime, vendite di PC al palo (22)
Intel Westmere-EX, ecco lo Xeon con 10 core (14)
Intel Sandy Bridge, luce verde ai Blu-Ray 3D (3)
AMD dice addio alle istruzioni 3DNow!, viva le SSE (11)Originariamente inviata da Fragolino
Penso che si possa aspettare fino al 2008 senza problemi.