Quattro anni e più di 1 miliardo di dollari spesi in ricerca e sviluppo. Xilinx, produttore di dispositivi logici programmabili, ha annunciato quella che ha chiamato "Adaptive Computer Acceleration Platform" (ACAP).
La prima piattaforma ACAP, nome in codice Everest, sarà prodotta a 7 nanometri dalla taiwanese TSMC già quest'anno e verrà distribuita nel 2019. "Riteniamo che si tratti di una categoria di prodotto diversa", ha dichiarato il CEO Victor Peng, che ha sottolineato come il progetto nasca dal lavoro di oltre 1500 ingegneri hardware e software e conti qualcosa come 50 miliardi di transistor.
ACAP consiste di un FPGA di prossima generazione, con memoria distribuita e blocchi DSP programmabili in hardware, un SoC multi-core e uno o più "compute engine" programmabili via software, tutti collegati tramite una rete all'interno del chip.
Sono presenti anche controller di memoria programmabili, blocchi SerDes (ricetrasmettitori che convertono dati paralleli in seriali e viceversa), ADC/DAC RF e memoria HBM. Si parla anche di supporto alle interconnessioni PCIe e CCIX, a controller Ethernet, a blocchi di controllo on-chip per sicurezza e gestione energetica e a interfacce di I/O programmabili.
Insomma, in sintesi, è un chip programmabile all'ennesima potenza e per questo si adatta a un maggior numero di settori rispetto agli FPGA tradizionali: Big Data e intelligenza artificiale, transcodifica video, database, compressione dati, ricerca, inferenza AI, genomica, machine vision, accelerazione di rete e altro ancora.
Xilinx afferma che ACAP offre dalle 10 alle 100 volte più prestazioni rispetto alle CPU con i nuovi carichi di lavoro (come l'intelligenza artificiale) e si adatta a più usi rispetto a GPU e ASIC. L'azienda spiega inoltre che nel calcolo di reti neurali profonde Everest assicura un aumento delle prestazioni di 20 volte rispetto a un chip FPGA a 16 nanometri.
L'obiettivo di Victor Peng, CEO di Xilinx, è "andare oltre gli FPGA e il supporto ai soli sviluppatori hardware. È un avanzamento tecnologico incredibile per l'industria e il più grande passo avanti ingegneristico dall'invenzione dell'FPGA".
L'obiettivo è portare gli sviluppatori a usare gli FPGA come "un qualsiasi altro coprocessore PCIe, come una GPU" e quindi è necessario renderlo programmabile allo stesso modo. Per questo si potranno usare linguaggi come C/C++, OpenCL e Python.
Secondo Patrick Moorhead, analista di Moor Insights & Strategy, "siamo davanti al futuro del computing. Stiamo parlando della capacità di fare sequenziamento genomico nel giro di un paio di minuti anziché due giorni. Stiamo parlando di datacenter in grado di programmare i loro server per modificare i carichi di lavoro a seconda delle esigenze di elaborazione, come la transcodifica video durante il giorno e il riconoscimento delle immagini di notte. Questo è significativo".
"Non esiste un'architettura canonica che funzioni per tutti i carichi di lavoro", ha affermato Peng. "L'innovazione richiede adattabilità, come in natura sopravvive chi si adatta meglio. Questa è la nostra visione per il futuro dell'informatica".