IBM è la prima azienda a commercializzare un microprocessore dotato di memoria transazionale (transactional memory). Si tratta del BlueGene/Q e sarà alla base del supercomputer Sequoia di IBM, usato all'interno dei Lawrence Livermore National Labs.
Il chip di IBM ha 18 core, soluzioni modificate basate sul core PowerEN. Ogni CPU è dotata di 1,47 miliardi di transistor (19 x 19 mm) e ha la capacità di offrire una potenza di 204 Gflops con un TDP di 55 watt.
Il supercomputer Sequoia, che dovrebbe essere completato nel 2012, integrerà all'incirca 100 mila chip a 1,6 GHz per una potenza complessiva di 20 petaflops, inserendosi sicuramente nelle prime posizioni della TOP500.
La memoria transazionale offre "un modo di organizzare attività correlate in un unico grande lavoro per un'elaborazione più efficiente. Rimpiazza l'attuale pratica di bloccare i dati fino a quando non è stata completata un'operazione, un approccio che può rallentare le altre operazioni del computer", scrive il sito EETimes.
Bluegene/Q
Questo tipo di memoria doveva fare il suo grande debutto con il microprocessore Rock di Sun Microsystems, progettato per la gestione di grandi database. Tuttavia con il passaggio dell'azienda nelle mani di Oracle il chip Rock è stato cancellato.
"Un ex ingegnere che ha lavorato sul Rock ha dichiarato che Sun ha testato la tecnica e ha rilevato grandi vantaggi con alcune applicazioni, meno con altre. Non richiedeva quasi nessun tipo di hardware speciale", scrive EETimes. Anche Microsoft e Intel hanno studiato questa tecnologia per anni, e anche Silicon Graphics l'ha presa in considerazione.
"IBM ha implementato la memoria transazionale all'interno di un singolo chip usando un sistema di tagging sulla memoria cache L2 del chip. I tag sono usati per rilevare conflitti di carico/archiviazione nei dati, in modo da essere impiegati in una cosiddetta transazione atomica programmata dal computer", scrive EETimes. "Se non si riscontrano conflitti, il lavoro può essere processato. Se c'è un conflitto, il chip chiede al software di risolverlo".
Ruud Haring, senior engineer di IBM, ritiene che grazie all'uso di questa memoria on-chip veloce, si riduca la latenza rispetto agli schemi di blocco tradizionali persino sotto condizioni dove c'è un elevato conflitto dei dati.
IBM ha usato embedded DRAM per realizzare la cache L2 da 32 MB. Secondo Haring i banchi di memoria hanno usato "molti trucchi" per creare una cache a più versioni. Gli ingegneri sono fiduciosi che il loro lavoro mostrerà benefici tangibili, ma stanno ancora lavorando sui compilatori del supercomputer, quindi al momento non ci sono dati precisi.
Ovviamente molto dipenderà dal software, ma è chiaro che chi lavora con i supercomputer fa parte dell'elite degli sviluppatori e quindi sarà in grado di avvantaggiarsi della memoria transazionale per usi specifici.