CPU

Broadwell e i miglioramenti all’architettura

Pagina 3: Broadwell e i miglioramenti all’architettura

Broadwell e i miglioramenti all'architettura

Intel afferma che Broadwell garantisce un incremento dell'IPC del 5% rispetto ad Haswell. Si tratta di una differenza moderata, ma questo non ci sorprende dato che ci troviamo nel "tick" della strategia di Intel e non in un "tock", ovvero un cambio di architettura.

Wafer di microprocessori Broadwell a 14 nanometri

I miglioramenti sono quindi il risultato di un rinnovamento delle risorse esistenti. L'aumento della densità legato al processo a 14 nanometri ha consentito a Intel di avere più spazio per aggiungere transistor, e così ha fatto: uno scheduler out-of-order più grande (Intel non ha indicato la dimensione) porta a uno store-to-load forwarding più veloce. L'L2 Translation Lookaside Buffer (TLB) è passato da 1K a 1.5K entries ed è stata aggiunta una nuova pagina entry 1GB/16 di L2. Un secondo TLB page miss handler è stato integrato in modo che i page walks possano essere gestiti in parallelo.

Il moltiplicatore a virgola mobile è molto più efficiente, ed è ora in grado di fare in tre cicli di clock ciò che Haswell fa in cinque cicli. Broadwell ha anche un divisore radix-1,024 più rapido nell'effettuare operazioni vector gather. Intel è intervenuta anche sulla brach prediction.

Die di un chip Broadwell (in orizzontale)

A parte queste aree generali, l'azienda si è concentrata su alcune aree specifiche. Intel ha migliorato le istruzioni per l'accelerazione della crittografia. La riduzione dei consumi è al top nella lista delle priorità: Intel afferma di aver investito transistor su caratteristiche che aggiungono prestazioni pur con "costi energetici" minimi. Nella prossima pagina, parleremo del power gating e delle ottimizzazioni all'efficienza che Intel ha implementato in Broadwell.