Processo produttivo 14nm+
La legge di Moore prevede un raddoppiamento della densità di transistor nei chip ogni 18 mesi. Sfortunatamente la spesso citata legge entra in rotta di collisione con le leggi dell'economia, e più nello specifico con la legge di Rock, secondo cui il costo di produzione di un nuovo impianto di semiconduttori raddoppia ogni quattro anni. Un impianto tradizionale richiede una spesa in conto capitale di circa 14 miliardi di dollari, quindi il passaggio a un processo produttivo più avanzato richiederà di praticare prezzi al dettaglio più alti o imporrà periodi di ammortizzazione più lunghi per compensare il maggiore investimento. Il trucco è trovare il giusto bilanciamento tra la densità di transistor e il costo, e Intel è piuttosto ottimista sulla sua capacità di tenere testa alla fisica mentre continua a rimpicciolire i propri chip. Il maggiore costo di impianti e ricerca e sviluppo, però, sono gli indiziati maggiori per il passaggio alla cadenza PAO.
Kaby Lake ricicla l'architettura Skylake e questo significa che la pipeline (e il suo throughput IPC) rimane invariato. Le ottimizzazioni al processo a 14 nm+ sono focalizzate nel creare transistor più veloci, portando così a frequenze più alte. Questi aumenti di frequenza sono importanti per le applicazioni single-thread e in un ambiente mobile, in quanto permettono di completare un carico di lavoro più rapidamente per tornare nuovamente in idle. Insieme ad aggressive tecniche di clock gating, il tutto promette di aumentare l'autonomia della batteria.
Tri-Gate con il lifting
Intel ha iniziato a usare i suoi FET 3D tri-gate (simili ai FinFET) con il processo a 22 nanometri, aumentando le prestazioni all'interno dello stesso TDP. Sfortunatamente i transistor 3D hanno aggiunto costo e complessità a un design già costoso e al processo produttivo.
Intel dice di offrire la densità di transistor più alta in tutta l'industria, e poiché i 14nm+ non coinvolgono un cambio di litografia, il valore della densità è probabilmente invariato. L'azienda, invece, sta ottimizzando i suoi transistor migliorando il profilo con pinne più alte e un gate pitch ampio. Intel sta anche migliorando il channel strain del transistor.
La casa di Santa Clara non ha ovviamente fornito misure esatte per il nuovo profilo della pinna e il gate pitch a fini comparitivi, ma uno sguardo alla presentazione dell'IDF 2014 illustra i precedenti progressi e dà una dimensione del problema. Intel non ha ufficialmente chiamato il nuovo processo "next-gen tri-gate", ma è si può desumere che in pratica lo sia.
Anche le interconnessioni, i piccoli filamenti che collegano i transistor, stanno diventando più difficili da realizzare con l'avanzare del processo produttivo. I transistor tendono a essere più veloci diventando più piccoli, ma le interconnessioni in rame diventano più lente perché hanno una ridotta capacità di trasportare corrente. Diversi progressi recenti alle interconnessioni sono mirati a migliorare gli isolanti, ma Intel ha operato anche sulle prestazioni tramite ottimizzazioni pitch e aspect ratio.
Secondo l'azienda l'effetto netto dei transistor 14nm+ e le ottimizzazioni all'interconnessione portano un aumento delle prestazioni del 12%.
Frequenze più alte, Speed Shift più veloce
Passare in modo efficiente dentro e fuori i vari stati energetici è una delle più importanti tecniche per ridurre i consumi. In passato il sistema operativo diceva al processore di passare tra i P-state usando EIST. La limitata latenza di signaling impattava sull'efficienza della tecnologia, quindi con Skylake Intel ha introdotto Speed Shift. Speed Shift permette al processore di controllare i propri P-state, riducendo la latenza dei comandi di 30 volte.
La tecnologia Speed Shift non ha subito cambiamenti con Kaby Lake, ma il grafico sopra illustra l'impatto delle maggiori frequenze. L'asse orizzontale è basato sul tempo, e ogni trama rappresenta il tempo di completamento per lo stesso carico con varie impostazioni. L'asse verticale indica come la frequenza oscilla durante il test.
La linea arancione indica la quantità di tempo richiesta per completare le operazioni con l'implementazione EIST più lenta del Core i7-6500U Skylake. Dare controllo al processore Skylake (linea verde) tramite la tecnologia Speed Shift riduce la latenza richiesta nel passaggio a frequenze maggiori, quindi il carico si completa in meno della metà del tempo.
Combinare Speed Shift con frequenze Turbo Boost più alte sul Core i7-7500U Kaby Lake (linea gialla) riduce ancora di più il tempo di completamento dell'operazione. La frequenza più alta permette al processore di tornare in idle più velocemente dopo il completamento, restituendo di riflesso un'autonomia maggiore.
Intel ha messo a punto anche alcune caratteristiche uniche per i dispositivi mobile come la tecnologia APT, Intel Adaptive Performance. Questa implementazione usa sensori che restituiscono informazioni al sistema per migliorare la gestione energetica a livello hardware. Intel ha spiegato che i produttori usano già alcune caratteristiche di APT nei prodotti esistenti, ma sottolinea che i dispositivi Kaby Lake integrano la tecnologia in modo più completo. Questo potrebbe voler dire che la CPU stessa usa il feedback del sensore per fare decisioni su Turbo Boost e Speed Shift, ma aspettiamo ulteriori dettagli.
L'azienda ha mostrato un Asus Transformer 3 spesso 7 millimetri che adatta la propria frequenza e prestazioni in base al feedback del sensore. I sensori della temperatura di superficie permettono al dispositivo di rilevare e regolare le frequenze, e il dispositivo può scegliere di rimanere in uno stato Turbo Boost per periodi più lunghi sulla base del margine termico. Gli accelerometri consentono al dispositivo di regolare le prestazioni in base all'orientamento del dispositivo. Per esempio il dispositivo passa a una modalità a maggiore consumo quando è in orientato staticamente a 45 gradi (cosa che indica la presenza di docking), al contrario dell'orientamento a 90 gradi, angolazione che indica l'uso standard.