I piani di Intel nell'ambito dei microprocessori rivelati all'ultimo Architecture Day fanno riferimento alle architetture di base, con Sunny Cove che rappresenterà le fondamenta delle CPU a 10 nanometri Ice Lake.
I processori Ice Lake a 10 nanometri dovrebbero arrivare sul mercato in ambito mobile e forse anche quello desktop entro fine anno, nella stagione natalizia, mentre in ambito server bisognerà aspettare il 2020. Ed è proprio sui progetti in ambito server che nelle ultime ore è trapelato qualche dettaglio in più, non grazie a Intel bensì a Cisco.
All'interno di un documento, l'azienda ha rivelato alcuni dettagli sulla piattaforma Whitley, che succederà all'attuale Purley, e che sarà la base di due generazioni di CPU Xeon Scalable: Cooper Lake e Ice Lake. Cooper Lake è il progetto, sempre a 14 nanometri, che entro l'anno dovrebbe prendere il posto di Cascade Lake, mentre come detto Ice Lake segnerà il passaggio ai 10 nanometri.
Stando a quanto affermato da Cisco, Whitley avrà il supporto a 8 canali di memoria DDR4-2933. Sarà necessario di conseguenza un nuovo socket (probabilmente chiamato LGA 4189) per gli ulteriori canali, che permetteranno alle CPU Intel di "pareggiare" i conti con le soluzioni EPYC.
La slide pubblicata da Cisco parla anche di connettività PCI Express. Come abbiamo spiegato a novembre, le CPU EPYC di seconda generazione "Rome" attese a metà anno supporteranno il PCI Express 4.0, cosa che Intel introdurre proprio con Cooper Lake e Ice Lake, anche se sembrerebbe che Intel sia pronta ad attuare una duplice strategia.
La slide parla di Cooper Lake come un processore con supporto PCIe 3.0 / 4.0, il che potrebbe significare due cose: due differenti versioni oppure il supporto iniziale al PCIe 3.0 e successivamente al PCIe 4.0. Per quanto riguarda Ice Lake si parla semplicemente di PCIe 4.0, senza ambiguità. Nella slide si parla anche "Barlow Pass", probabilmente il nome in codice della prossima generazione di DIMM Optane DC Persistent Memory, di cui ci siamo occupati in questo articolo.