AMD ha svelato qualche dettaglio sul core Jaguar, successore di Bobcat e primo tassello della famiglia di soluzioni "Cat". L'azienda non ha parlato solo di Steamroller all'Hot Chips Symposium, ma si è impegnata a offrire un'anteprima generale su cosa vedremo nel corso dei prossimo anno.
Le APU che nasceranno da questa architettura avranno quattro core a basso consumo, fino a 2 MB di cache L2 e supporteranno istruzioni come SSE4.1, SSE4.2, AES, CLMUL, MOVBE, AVX, XSAVE, XSAVEOPT, FC16, e BMI1. Questo design sarà al centro delle APU Kabini e Tamesh, che saranno realizzate con processo produttivo a 28 nanometri e tenteranno di trovare spazio nel mondo dei portatili a basso consumo, come i netbook, e in quello dei tablet.
Rispetto a Bobcat la nuova architettura offre un IPC (istruzioni per clock) maggiore (+15% su Bobcat), può operare a frequenze più alte con una determinata tensione (+10%) e ha una migliore efficienza grazie alla riprogettazione dell'unità e al clock gating. Non manca il supporto all'indirizzamento fisico della memoria a 40 bit, anche se il chip ha un solo canale di memoria, e una migliore virtualizzazione.
Per quanto riguarda il front-end, il core Jaguar mantiene alcune caratteristiche di Bobcat come la cache L1 istruction, ma guadagna un "instruction cache loop buffer" e un prefetcher migliorato. Presente inoltre uno stadio aggiuntivo nel decoder per migliorare il margine di frequenza del core.
Clicca per ingrandire
Sul fronte delle unità integer sono presenti due ALU, un Load Address Generation Unit (LAGU) e uno Store AGU (SAGU). Jaguar apporta al design un divisore hardware ereditato da Llano che permette di processare due bit per clock anziché uno. L'unità in virgola mobile non ha più due pipeline a 64 bit, m passa a 128 bit. AMD ha inoltre applicato diverse ottimizzazioni, anche in questo caso, per avere un margine di frequenza maggiore.
L'azienda parla della cache condivisa come la novità più grande. Troviamo infatti quattro blocchi di cache L2 inclusiva da 512 KB, suddivisa tra i core, ma condivisa per un totale di 2 MB. L'altra grande aggiunta è la possibilità di far entrare ogni core, in modo indipendente, nello stato CC6. In questo modo la frequenza è gestita in modo più flessibile e si possono spegnere unità quasi completamente per risparmiare energia nel caso non servissero. Secondo AMD il 98.8% del core può essere controllato dal clock gating.
###old1774###old
Si tratta quindi di un'architettura votata principalmente ai bassi consumi, ma c'è stato un lavoro di ottimizzazione che porterà a offrire anche maggiori prestazioni. Senz'altro una buona cosa vista la sempre più spiccata multimedialità di tablet e notebook a basso costo. L'azienda non ha parlato del core integrato, che però secondo precedenti roadmap sarà basato su architettura Graphics Core Next, quella delle soluzioni Radeon HD 7000.