Avatar di Manolo De Agostini

a cura di Manolo De Agostini

La JEDEC non ha ancora finalizzato le specifiche finali dello standard di memoria DDR5, ma ciò non significa che lo sviluppo non stia procedendo sottotraccia, come tra l'altro abbiamo appreso di recente in merito al (presunto) lavoro di AMD.

Cadence Design Systems, azienda che realizza software, hardware e soluzioni in silicio per la progettazione di circuiti, SoC e PCB, ha fatto sapere di aver realizzato il prototipo di un'interfaccia di controllo in silicio per una "versione preliminare dello standard DDR5 sviluppato dalla JEDEC".

Il chip di test di Cadence è stato prodotto con processo a 7 nanometri da parte di TSMC e ha permesso, insieme ad alcuni chip preliminari DDR5 realizzati da Micron, di raggiungere un data rate di 4400 megatransfer al secondo (MT/s), "il 37,5% maggiore rispetto alla memoria DDR4 commerciale più veloce di 3200 MT/s", riporta la nota stampa. Da non dimenticare che stando a precedenti indiscrezioni si potrebbe arrivare a 6400 Mbps alla fine dello sviluppo (cioè prima di passare a ipotetiche DDR6).

"TSMC riconosce l'importanza della DRAM di nuova generazione per i nostri clienti enterprise e datacenter", ha affermato Suk Lee, senior director della Design Infrastructure Marketing Division di TSMC. "Siamo lieti che Cadence abbia dimostrato l'interoperabilità con prototipi di dispositivi di memoria DDR5 con il nostro processo a 7 nanometri, leader del settore. Questo dimostra un percorso verso un bandwidth e una densità più elevati per i futuri server e dispositivi di archiviazione prodotti da TSMC".

Leggi anche: DDR4 a 5000 MHz con raffreddamento ad aria anche per ADATA

Cadence assicura che "i sistemi che useranno la DDR5 saranno in grado di raggiungere bandwidth più alti rispetto alle DDR4 consumando anche meno energia per bit trasferito, consentendo così a questi sistemi di fare più calcoli su set di dati più grandi rispetto a quanto possibile con le DDR4". L'azienda è quindi pronta a coinvolgere immediatamente i clienti per "avviare la progettazione di SoC che integrano interfacce di memoria DDR5".

Si partirà ovviamente dal settore server, come sempre. La JEDEC vuole ultimare le specifiche entro la fine dell'anno, pertanto i primi chip DDR5 "finali" non sono previsti prima del 2019 inoltrato. Probabilmente non vedremo le DDR5 sul mercato prima del 2020, dato che sia Intel che AMD devono prima progettare piattaforme compatibili.