Micron sta lavorando con la JEDEC per creare uno standard per una nuova interfaccia DRAM e una tecnologia chiamata three-dimensional stacking (3DS). Secondo indiscrezioni questa tecnologia potrebbe far parte delle future memorie DDR4.
L'idea che sta dietro alla tecnologia 3DS è quella di usare un die DRAM progettato in modo speciale e prodotto sul modello master and slave, in cui solo il die master s'interfaccia al controller di memoria esterno.
La tecnologia 3DS usa un die DRAM ottimizzato, una singola DLL per stack, logica attiva ridotta, input/output esterno singolo condiviso e carico ridotto verso l'esterno. Questa combinazione dovrebbe migliorare i timing, incrementare la velocità del bus e l'integrità del segnale, abbassando sia i consumi che l'overhead di sistema della prossima generazione di moduli.
Nel video qui sotto Micron mostra la presenza di una limitazione nel timing durante la lettura da due rank differenti (più chip con una linea d'indirizzamento comune), che causa una pausa della durata di un ciclo di clock sul bus dati e un impatto negativo sul bandwidth complessivo del sistema.
I prodotti basati su tecnologia 3DS permettono di eliminare il gap nel timing tra gli accessi in lettura da un rank a un altro perché possono accettare comandi di lettura verso differenti rank in modo da tenere il bus dati in uso costante.
Una soluzione che certamente porta vantaggi, ma seppur si parli di DDR4, non è chiaro se ne farà parte sin da subito. La JEDEC ha già stilato le principali specifiche di questo nuovo standard di memoria e sia Samsung che Hynix hanno già realizzato i primi sample.
Nel 2012 non è previsto l'arrivo di piattaforme compatibili con le DDR4, ma qualcosa potrebbe iniziare a muoversi nel 2013. Secondo una vecchia analisi di mercato di iSuppli il mercato delle nuove memorie dovrebbe passare dal 5% del 2013 a oltre il 50% del 2015. La domanda di DDR3, al contrario, raggiungerà il picco il prossimo anno con il 71% e inizierà a scendere fino a toccare il 49% nel 2014.