Intel starebbe pensando di sviluppare l'interfaccia PCIe 2.0 x2. Il motivo di questa scelta, stando a quanto pubblicato da Vr-Zone, sarebbe quello di superare le limitazioni di banda imposte dalla connessione x1, sia nella versione 1.1 che nella 2.0. Queste connessioni hanno un bandwidth massimo di 250 MB/s e 500 MB/s e rappresenterebbero un collo di bottiglia per i controller USB 3.0 e SATA 6Gbps.
Intel vorrebbe creare interfacce x2 per spingere i produttori a non adottare le x4, che offrono una banda che spesso non è sfruttata completamente. Creando il PCIe x2 si conseguirebbe una diminuzione dei pin presenti sui chip, riducendo costi e dimensioni, ma così si riuscirebbe ad aumentare il bandwidth per supportare più porte SATA 6 Gbps.
La prossima piattaforma della casa di Santa Clara, Sugar Bay (Ivy Bridge più il chipset Panther Point), metterà infatti a disposizione 16 linee PCI Express 3.0 attraverso la CPU, mentre il chipset offrirà otto linee PCIe 2.0.
Così, mentre l'azienda integrerà il supporto USB 3.0, nativamente saranno disponibili solo due porte SATA 6 Gbps. Un numero esiguo, che i produttori di schede madre potrebbero decidere di aumentare installando controller aggiuntivi. Da qui nascerebbe l'idea di dare vita al PCIe 2.0 x2.
Il PCI-SIG, il consorzio che si occupa degli standard di connettività , non ha mai pensato al PCI Express 2.0 x2, ma una soluzione intermedia potrebbe essere un escamotage implementabile con un impegno minimo in ricerca e sviluppo.
Da par nostro rimaniamo scettici sia sull'indiscrezione che sul senso logico di realizzare un PCIe x2 in un periodo di transizione come questo al PCIe 3.0. Tecnicamente però non ci sarebbero ostacoli alla realizzazione di questa soluzione.