CPU

Architettura Broadwell-EP

Pagina 2: Architettura Broadwell-EP

Architettura Broadwell-EP

intel xeon e5 v4 hcc 1
Clicca per ingrandire

La gamma Broadwell-EP è basata su tre differenti configurazioni di die con design modulari. Il die HCC misura 18,1 x 25,2 mm e comprende circa ~7,2 miliardi di transistor. L'architettura usa ancora due full ring per die HCC ma ora è simmetrica. In Haswell-EP il ring sulla destra serviva due core aggiuntivi, creando asimmetria.

In questo caso Intel connette entrambi i ring bidirezionali a 12 core ciascuno e disattiva un numero uguale di core per ring al fine di creare modelli con meno core. Come esempio prediamo lo Xeon E5-2699 v4 da 22 core, che ha 11 core attivi per ring. Per creare i modelli inferiori si spengono due core alla volta, uno da ogni lato, insieme alle parti corrispondenti di last-level cache. In questo modo Intel crea anche modelli con minor cache L3.

Ogni core attivo è associato a una cache LLC da 2,5 MB che è condivisa nel ring e ogni core può indirizzare qualsiasi parte della cache. Il vantaggio di due distinti ring è uno scheduling più efficiente; tutto ciò che avviene in un ring è indipendente e avviene senza alcuna interferenza dall'altro ring. Indirizzare in modo intelligente il traffico nel ring e correggerne la direzione è comunque importante; una transazione su un ring può richiedere fino a 12 cicli – a seconda di quanto lontano deve viaggiare l'informazione. Per questo processo è richiesta dell'intelligenza: lo scheduler è in grado d'indirizzare correttamente il traffico, favorendo un accesso più rapido ai dati in cache, senza bruciare cicli di clock.

Il bilanciamento del carico tra due ring riduce inoltre il numero di cicli che sarebbero richiesti per navigare in un ring più ampio. L'unica avvertenza è che indirizzare il traffico tra i ring richiede il passaggio tra gli switch in buffer che li connettono in alto e in basso, cosa che porta – all'incirca – un ritardo di cinque cicli. Ogni ring ha accesso al proprio controller di memoria – in basso – ma solo il ring a sinistra ha accesso al collegamento QPI e alle linee PCIe (alto).

intel xeon e5 v4 mcc lcc 3
Clicca per ingrandire

Il die MCC misura 16,2 x 18,9 mm e ha circa 4.7 miliardi di transistor, mentre il die LCC misura 16,2 x 15,2 mm e usa circa 3,2 miliardi di transistor.

Intel ha ridotto il numero di core per ring da 12 a 10 sulle configurazioni MCC e LCC, ma continua a usare una struttura bidirezionale. Il ring parzialmente reciso del progetto MCC ha persino un controller di memoria aggiuntivo. L'azienda ha poi rimosso le ultime tracce del secondo anello dal die Low Core Count (LCC), eliminando questo e l'altro controller di memoria. Ciò fa venire meno anche qualsiasi ragione di avere switch nei buffer, in quanto si occupavano di connettere i due ring sui die più grandi.

I modelli LCC possono ancora indirizzare quattro canali di memoria DDR4 tramite un solo controller, come illustrato dalle quattro frecce che partono dal quel chip logico. Questo porta a una piccola perdita di throughput dato che non c'è un secondo scheduler di memoria. Intel non quantifica l'entità dell'impatto prestazionale.

Tecnologie per incrementare le prestazioni

Le CPU Broadwell aumentano l'IPC all'incirca del 5,5% rispetto ad Haswell. I miglioramenti più evidenti riguardano le prestazioni con istruzioni in virgola mobile, e includono una riduzione della Vector FP multiply latency da cinque a tre cicli e miglioramenti al divisore Radix-1024 e non solo (60% in meno).

Altre novità interessanti riguardano le caratteristiche legate alla virtualizzazione come posted interrupts, che riduce la latenza di entrata – uscita da una VM dosando gli interrupt, e page modification logging che minimizza l'overhead della tolleranza ai guasti basata su VM tramite un checkpoint rapido.

Intel usa anche le Transactional Synchronization Extensions (TSX) per aumentare le prestazioni e il nuovo sistema di gestione energetica hardware riduce il consumo di energia.

Funzionalità di sicurezza e non solo

Resource Director Technology di Intel fornisce dati telemetrici migliori che permettono agli amministratori di automatizzare il provisioning e aumentare l'uso delle risorse. Tra le soluzioni in gioco troviamo Cache Allocation Technology, Code and Data Prioritization (CDP), Memory Bandwidth Motioning (MBM) e una migliorata Cache Monitoring Technology (CMT). Sono inoltre disponibili una grande quantità di funzioni di sicurezza avanzate, tra cui la codifica e decodifica più veloce dei dati, e pool per la sicurezza di rete, un nuovo random seed generator (RDSEED), Supervisor Mode Access Prevention (SMNAP) e tecnologia Virtualization Exception (#VE).

Modelli e prezzi

SKU PNG
Clicca per ingrandire