CPU

TSMC e ARM, creato il primo sistema basato su chiplet a 7nm per HPC

TSMC e ARM hanno annunciato di aver messo a punto il primo sistema industriale con chiplet a 7 nanometri basato su diversi core ARM e fondato sull’avanzata soluzione di packaging CoWoS (Chip-on-Wafer-on-Substrate) di TSMC.

ARM TSMC chiplet CoWoS
Le due aziende hanno “dimostrato con successo le tecnologie chiave per realizzare un SoC HPC con core ARM operanti a 4 GHz realizzati con processo a 7 nanometri FinFET. Il sistema a chiplet offre inoltre un bus mesh bidirezionale sul die funzionante a 4 GHz e una metodologia di progettazione a chiplet, collegati tra loro da un’interconnessione a 8 Gb/s su un interposer CoWoS”.

Come abbiamo già visto in parzialmente con le nuove CPU AMD Ryzen ed EPYC, anziché combinare ogni componente del sistema su un singolo die, i chiplet consentono di partizionare grandi progetti multi-core in “segmenti” più piccoli.

L’approccio consente la suddivisione delle funzioni in die separati più piccoli che garantiscono la flessibilità di produrre ogni chiplet con processi differenti, ottenendo in questo modo due piccioni con una fava: migliori rese e minori costi produttivi.

Per avere prestazioni più elevate i chiplet devono comunicare l’uno con l’altro tramite connessioni molto dense ad alta velocità e bandwidth e per questo il sistema dimostrativo creato da TSMC si avvale di quello che è chiamato Low-voltage-IN-Package-INterCONnect (LIPINCON), che raggiunge un data rate di 8 Gb/s per pin con “un’eccellente efficienza energetica” – richiede 0,3V.

Entrando nei dettagli, il sistema a chiplet di TSMC e ARM è basato su un due chiplet con 4 core ARM Cortex-A72 ciascuno. Ogni chiplet ha 2 MB di cache L2 e 6 MB di cache L3. “La connessione tra i die all’interno dei chiplet ha un’efficienza energetica di 0,56 pJ/bit (pico-Joules per bit), una densità di banda di 1,6 Tb/s/mm2 (terabit al secondo per millimetro quadrato) e […] un bandwidth di 320 GB/s”. Per riferimento l’Infinity Fabric di AMD richiede circa 2 pJ/bit, mentre Intel ha parlato di 0,3 pJ/bit per EMIB e 0,5 pJ/bit per MDIO.

Il sistema ha superato la fase di tape out a dicembre ed è stato prodotto ad aprile, ma TSMC ne ha dato notizia solo in questi giorni, probabilmente dopo aver svolto tutti i test necessari. Ricordiamo che non c’è solo TSMC impegnata nella realizzazione di sistemi di packaging innovativi, ma anche Intel sta lavorando su diverse soluzioni che rispondono ai nomi di Co-EMIB, ODI e MDIO.

La notizia importante però non è tanto che TSMC abbia creato un progetto a chiplet o un interposer, quanto l’interconnessione LIPINCON sfruttabile dai propri clienti, molto efficiente e scalabile. In futuro vedremo quindi progetti sempre più innovativi, questo è solo l’inizio.