Meccanismo di risparmio energetico
Non fate attenzione al logo Core: abbiamo preso questo screen da una vecchia versione di CPU-Z (1.33.1), che non identica gli Xeon 5160 Woodcrest in maniera adeguata. Tuttavia, ci mostra la riduzione della frequenza per la caratteristica Demand Based Switching: Il moltiplicatore passa da x9.0 a x6.0, causando il calo della frequenza da 3.0 a 2.0 GHz.
Il Wide Dynamic Execution riassume i miglioramenti che Intel ha fatto nell'execution width (quattro processori paralleli anzichè tre) e nell'efficienza nel processo delle micro ops.
Un execution width più grande di quattro volte (parzialmente persino cinque) mantiene l’intero execution path, il quale rappresenta un incremento interno di banda. In altre parole il processore può eseguire operazioni di fetch, dispatch, execute e return di quattro istruzioni simultaneamente.
Oltre a questo, l’architettura Core 2 supporta le tecniche applicate dai Pentium M per ridurre il numero delle micro-ops: le Micro Ops sono divise in istruzioni x86 che il processore può comprendere. Due di queste possono essere unite all’interno di un’altra micro op per ridurre il tempo (e l’energia). Secondo Intel, alla decima istruzione circa si possono fondere una con l’altra utilizzando l'operazione Micro Ops Fusion.
L’idea di fondere le micro ops è stata applicata anche a livello istruzione (instruction level parallelism) permettendo a due istruzioni indipendenti (ad esempio confronto e salto) di essere unite per la decodifica e l’esecuzione. Questa caratteristica prende il nome di Macro Ops Fusion, e può essere persino trasportata all’interno delle ALU: queste permettono l'esecuzione di un'istruzione in un singolo ciclo, formando una macro op che consiste in due istruzioni o in generiche istruzioni.
Entrambi i meccanismi di fusione insieme possono aiutare a incrementare l'efficienza di ogni core considerevolmente. Pensatelo come un genere di istruzione o livello micro ops.