Tom's Hardware Italia
CPU

Samsung parla di processo produttivo a 3 nanometri

L'anno scorso Samsung aveva "fissato le tappe" dello sviluppo dei suoi processi produttivi arrivando fino al 2020 e ai 4 nanometri. In queste ore Samsung Foundry ha illustrato una roadmap aggiornata in cui ha illustrato alcuni cambiamenti rispetto a quanto dichiarato in passato e svelato l'esistenza di piani verso un processo produttivo a 3 nanometri. […]

L'anno scorso Samsung aveva "fissato le tappe" dello sviluppo dei suoi processi produttivi arrivando fino al 2020 e ai 4 nanometri. In queste ore Samsung Foundry ha illustrato una roadmap aggiornata in cui ha illustrato alcuni cambiamenti rispetto a quanto dichiarato in passato e svelato l'esistenza di piani verso un processo produttivo a 3 nanometri.

La casa sudcoreana ha reiterato l'intenzione di avviare la fase di "risk production" di chip con processo 7LPP (7nm Low Power Plus) con litografia EUV quest'anno. Inizialmente dovrebbe usare questo processo solo per i chip dei propri smartphone, ma nella prima metà del 2019 dovrebbe completare il lavoro necessario per mettere il processo a disposizione di altre realtà.

Una novità riguarda i processi 5LPP e 6LPP nel 2019 (risk production), presenti nella roadmap dello scorso anno. L'azienda non ne ha fatto menzione, parlando invece di 5LPE (5nm Low Power Early). Come prevedibile, si tratterà di un processo che garantirà uno scaling maggiore e minori consumi rispetto ai 7LPP, ma Samsung si è ben guardata dal comunicare altri dettagli e soprattutto di parlare di date. La sensazione è che la risk production potrebbe partire entro il 2019.

Cambiamenti importanti anche per i 4 nanometri. L'anno passato l'azienda intendeva implementare una nuova architettura, definita "struttura MBCFET", Multi Bridge Channel FET. MBCFET fu definita come un'interpretazione proprietaria della tecnologia Gate All Around FET che "supera i limiti di scaling fisici e prestazionali dell'architettura FinFET".

A quanto pare Samsung deve aver cambiato idea, perché con i 4 nanometri si continueranno a usare transistor FinFET grazie a due processi chiamati 4LPE/LPP (4nm Low Power Early/Plus). "Come ultima generazione dei FinFET, i 4nm forniscono una dimensione della cella minore, prestazioni migliorate e una maggiore velocità nell'arrivare a una resa stabile". Non è chiaro quando partirà la risk production e la produzione in volumi con questi due processi, per cui si parla di 2020 o 2021 al massimo.

Per quanto riguarda la vera "new entry", i 3 nanometri, saranno disponibili anche in questo caso in due versioni: 3GAAE/GAAP (3nm Gate-All-Around Early/Plus), basata appunto sulla nuova architettura MBCFET (Multi-Bridge-Channel FET), l'implementazione GAAFET di Samsung. L'azienda non ha aggiunto altre informazioni, ma ha svelato un dettaglio interessante: MBCFET è in sviluppo dal 2002, quindi passeranno circa 20 anni prima di una sua implementazione reale.