Apple non è solita discutere i dettagli hardware dei propri prodotti, per questo non vi sono quasi mai informazioni dettagliate sui chip di iPhone e iPad. Quest'anno il mistero si è fatto ancora più fitto con la presentazione dell'A7, primo SoC in assoluto a supportare istruzioni a 64 bit. Un interessante articolo di Anandtech porta alla luce nuovi dettagli sull'ultima creatura degli ingegneri di Cupertino.
Contrariamente a quanto si credeva il chip A7 (Cyclone) non è un'evoluzione del predecessore A6, nome in codice Swift, bensì un rinnovamento molto più importante, che porta la nuova soluzione ad avvicinarsi più ai core delle CPU tradizionali di Intel e AMD che ai core, solitamente meno evoluti, presenti nei SoC mobile.
La novità più importante è che i core di Cyclone possono gestire sei istruzioni per ciclo di clock, contro le tre delle soluzioni Swift e Krait - l'attuale architettura dei SoC di Qualcomm. Apple ha inoltre dotato l'A7 di un re-order buffer (ROB) a 192 entry, ovvero la stessa dimensione di quello presente nelle CPU Intel Haswell. A partecipare alle caratteristiche del SoC troviamo quattro unità FPU, rispetto alle due del chip A6, due unità load/store (in passato ce n'era solo una), due branch unit (l'A6 ne ha una) e tre unità FP/NEON, per tre operazioni in virgola mobile parallele.
Il chip di Apple ha inoltre cache instruction e dati raddoppiate. Si parla rispettivamente di 64 KB per ogni core – che nell'A7 sono due. "C'è una branch misprediction penalty rispetto a Switch, ma Apple presenta una gamma di valori (14 - 19 cicli). È lo stesso range di Sandy Bridge e delle architetture Intel Core successive", aggiunge Anandtech.
| CPU Apple a confronto (tabella di Anandtech) | ||||||
|---|---|---|---|---|---|---|
| Apple A6 | Apple A7 | |||||
| Nome in codice CPU | Swift | Cyclone | ||||
| ARM ISA | ARMv7-A (32-bit) | ARMv8-A (32/64-bit) | ||||
| Issue Width | 3 micro-ops | 6 micro-ops | ||||
| Reorder Buffer Size | 45 micro-ops | 192 micro-ops | ||||
| Branch Mispredict Penalty | 14 cicli | 16 cicli (14 - 19) | ||||
| Integer ALUs | 2 | 4 | ||||
| Load/Store Unit | 1 | 2 | ||||
| Load Latency | 3 cicli | 4 cicli | ||||
| Branch Unit | 1 | 2 | ||||
| Indirect Branch Unit | 0 | 1 | ||||
| FP/NEON ALUs | ? | 3 | ||||
| Cache L1 | 32KB I$ + 32KB D$ | 64KB I$ + 64KB D$ | ||||
| Cache L2 | 1MB | 1MB | ||||
| Cache L3 | - | 4MB | ||||
Insomma, abbiamo a che fare con una CPU che si avvicina più al mondo desktop che a quello mobile, tanto che la domanda sorge spontanea: perché una scelta di questo genere? Forse perché Apple si sta preparando a portare i propri SoC anche sui computer portatili? È un pensiero del tutto legittimo, anche perché in passato sono circolate molte indiscrezioni di questo genere. Abbandonare Intel vorrebbe dire per Apple controllare ancora di più cicli di aggiornamento e progettazione.
Non bisogna poi dimenticare che gli smartphone e i tablet stanno diventando sempre più degli strumenti di produttività, e anno dopo anno si candidano a fare le veci dei computer con un sempre maggior numero di applicazioni. Forse oggi l'A7 è ancora usato solo parzialmente e tutte queste caratteristiche rimangono ampiamente inutilizzate, forse anche per una questione di consumi. Di certo Apple ha stabilito delle fondamenta che in futuro le permetteranno di affrontare meglio le necessità del software. "Per ora le prestazioni di Cyclone sono usate solo per portare il chip in uno stato di basso consumo il più rapidamente possibile", sottolinea il sito web.