Lo sviluppo su tre dimensioni delle architetture (3D stacking) sta diventando sempre più comune per via del rallentamento dei progressi sui processi produttivi e la conseguente fine della cosiddetta "Legge di Moore". Le "vecchie" soluzioni, insomma, non funzionano più bene come una volta e perciò ecco spuntare nuovi approcci.
AMD stessa ha mostrato con gli EPYC di seconda generazione e i Ryzen di terza generazione una soluzione diversa dalle precedenti, con l'uso di un design basato su "chiplet" che le consentirà di aumentare sensibilmente il numero di core dei propri processori senza far impennare i consumi.
Anche Intel sta lavorando su architetture multi-chip e sul 3D stacking. Sul finire dello scorso anno il colosso di Santa Clara ha annunciato Foveros, una nuova tecnologia di packaging 3D che ha intenzione di usare per realizzare nuovi processori impilati l'uno sull'altro.
L'idea è quella di mescolare differenti tipi di die, come CPU, GPU e processori IA per realizzare SoC (system on chip) personalizzati. Questo permetterà a Intel di combinare componenti diversi realizzati con processi differenti sullo stesso package. L'azienda può usare così processi produttivi meno avanzati per componenti difficili da far scalare o realizzati con uno scopo preciso.
A quanto pare però AMD non ha intenzione di rimanere a guardare e sta già studiando una sua proposta analoga, almeno nel concetto. Alla Rice Oil and Gas HPC Conference, l'SVP e GM dell'azienda Forrest Norrod, ha spiegato che l'azienda sta lavorando per "andare oltre la Legge di Moore" e questo richiede lo sviluppo di nuove soluzioni. Norrod ha detto che AMD sta usando "ogni trucco" nel suo cilindro per centrare l'obiettivo, perché migliorare densità e frequenza ormai rende sempre meno. In alcuni casi, la frequenza è addirittura regressiva, cioè in calo.
"Il piccolo sporco segreto del settore negli ultimi dieci anni si è fermato e potrebbe ora regredire [...] Continuando a miniaturizzare, non otteniamo più alcun aumento di frequenza, e con il processo successivo, senza fare cose straordinarie, otteniamo meno frequenza". Norrod non è entrato nei particolari, quindi non sappiamo a quale processo faccia riferimento, ma il messaggio è chiaro: migliorare le prestazioni tramite il solo incremento di frequenza non è più possibile.
Norrod ha aggiunto che anche i progressi sul fronte della densità stanno rallentando, con l'industria che sta raggiungendo i limiti dello scaling per quanto concerne i die più grandi. I progetti multi-chip, come i Threadripper, non se la passano meglio e stanno incontrando limitazioni di spazio a causa della dimensione del package.
Norrod ha così spiegato che AMD sta lavorando per impilare memoria DRAM e SRAM direttamente sopra i componenti di calcolo, come CPU e GPU, per ottenere più bandwidth e prestazioni. Questo approccio dovrebbe differire dalle implementazioni package-on-package (PoP) che mettono due package finiti uno sopra l'altro, come visto con i chip Samsung. Un vero 3D stacking dovrebbe consistere di due die - memoria e processore - messi uno sopra l'altro e connessi mediante interconnessioni verticali TSV che uniscono i die direttamente.
Queste connessioni TSV, che trasferiscono i dati tra i due die alla velocità più alta possibile, di solito risiedono nel centro del die. Questo accoppiamento diretto aumenta le prestazioni e riduce il consumo di energia (lo scambio di dati richiede energie, ma le connessioni dirette semplificano il processo). Impilare in 3D i componenti offre vantaggi anche per quanto concerne la densità.
Al momento Norrod non è entrato nel dettaglio l'implementazione di AMD né sappiamo quando la vedremo in prodotto concreti, ma se siete interessati a vedere la sua presentazione, potete farlo a questo indirizzo.