La corsa ai nanometri compie un nuovo balzo in avanti grazie all'annuncio di AMD che ha completato con successo il tape-out del suo processore EPYC di prossima generazione, nome in codice "Venice", utilizzando l'avanzatissimo processo produttivo a 2 nanometri di TSMC. Si tratta di un primato nel settore High-Performance Computing (HPC), che sottolinea la solidità della partnership tra il gigante americano dei microprocessori e il leader taiwanese della produzione di semiconduttori. La sinergia tra le due aziende ha permesso di ottimizzare simultaneamente le nuove architetture di design con la tecnologia di processo più avanzata disponibile, aprendo la strada a un passo avanti importante nella roadmap dei processori AMD per data center.
L'annuncio non si limita al tape-out di "Venice", previsto per il lancio il prossimo anno, ma include anche la conferma dell'avvenuta validazione dei processori AMD EPYC di quinta generazione presso il nuovo stabilimento di produzione di TSMC in Arizona, un segnale chiaro dell'impegno dell'azienda verso la produzione sul suolo statunitense, anche per far fronte ai pericoli dazi di Trump.
La collaborazione tra AMD e TSMC si è consolidata negli anni come uno degli esempi più riusciti di sinergia nel settore dei semiconduttori. "TSMC è stato un partner chiave per molti anni e la nostra profonda collaborazione con i loro team di R&D e produzione ha permesso ad AMD di offrire costantemente prodotti all'avanguardia che spingono i limiti del calcolo ad alte prestazioni", ha dichiarato Lisa Su, presidente e CEO di AMD. La dirigente ha sottolineato come essere cliente di riferimento per il processo N2 di TSMC e per lo stabilimento TSMC Arizona Fab 21 rappresenti un esempio concreto di come le due aziende stiano lavorando a stretto contatto per guidare l'innovazione.
Dal canto suo, il presidente e CEO di TSMC, C.C. Wei, ha espresso orgoglio per la scelta di AMD come cliente principale per l'HPC sulla tecnologia di processo a 2nm e per la fabbrica in Arizona. "Lavorando insieme, stiamo guidando un importante scaling tecnologico che si traduce in migliori prestazioni, efficienza energetica e rese per il silicio ad alte prestazioni", ha affermato Wei, rimarcando l'intenzione di continuare a collaborare strettamente con AMD per abilitare la prossima era del computing.
Il processo produttivo a 2 nanometri rappresenta lo stato dell'arte nella produzione di semiconduttori e apre la strada a chip sempre più potenti ed efficienti. La riduzione delle dimensioni dei transistor consente di aumentare la densità dei componenti su un singolo chip, migliorando contemporaneamente le prestazioni e riducendo il consumo energetico. Per AMD, essere il primo produttore HPC a raggiungere questo traguardo con "Venice" significa consolidare la propria posizione di leadership nel settore dei processori per data center.
Parallelamente, la validazione della produzione presso lo stabilimento TSMC in Arizona rappresenta un passo significativo nella strategia di AMD di diversificare geograficamente la propria catena di approvvigionamento. In un contesto geopolitico sempre più complesso, la possibilità di produrre chip avanzati sul suolo americano offre ad AMD maggiore flessibilità e resilienza, riducendo la dipendenza dalle fabbriche asiatiche e allineandosi con le politiche promosse dall'attuale governo degli Stati Uniti.