Nehalem: uno sguardo generale
È difficile parlare in termini generali di un'architettura come Nehalem, che è fondamentalmente un progetto modulare. Gli ingegneri Intel volevano progettare una serie di blocchi che potevano poi essere assemblati come dei lego, per creare le varie versioni dell'architettura.
Qui possiamo vedere lo schema della versione high-end - la versione più potente in assoluto, quella destinata ad ambienti server e workstation a elevate prestazioni. A prima vista, le specifiche ricordano in un certo modo l'architettura Barcelona (K10) di AMD. Si tratta di un quad-core nativo con tre livelli di cache, un controller di memoria integrato e un sistema d'interconnessione punto a punto a elevate prestazioni per le comunicazioni con le periferiche e le altre CPU (nelle configurazioni multiprocessore). Questa è la prova che le scelte tecnologiche di AMD non sono state del tutto errate, ma è semplicemente la loro implementazione che non ha portato molto successo nell'architettura corrente.
Intel, però, non ha solo rivisto un'architettura esistente traendo ispirazione dalla soluzione del suo concorrente. Con un budget di oltre 700 milioni di transistor (731 milioni, per essere esatti), gli ingegneri sono stati in grado di migliorare alcune caratteristiche del core, aggiungendo inoltre alcune funzionalità. Per esempio, il simultaneous multi-threading (SMT), introdotto con i Pentium 4 Northwood, sotto il nome di Hyper-Threading, fa il suo ritorno. Associato a quatto core fisici, alcune versioni Nehalem, che incorporano due die in un singolo package, saranno in grado di eseguire fino a 16 thread simultaneamente. Questa soluzione, a prima vista, sembra abbastanza semplice, ma ha un grande impatto su diversi livelli della pipeline; molti buffer devono essere ridimensionati e questa modalità operazionale non ha impatto sulle prestazioni. Come nel caso di ogni nuova architettura, Intel ha aggiunto alcune nuove istruzioni SSE. L'architettura supporta ora le SSE 4.2, componenti che sembrano essere state prese in prestito dalla micro-architettura AMD K10.
Ora che conoscete le basi della nuova architettura, è ora di entrare nel dettaglio, partendo dal front end della pipeline - la parte incaricata alla lettura delle istruzioni in memoria e alla loro preparazione per l'esecuzione.
