I Core
Nello stato attuale, i processori Sandy Bridge sono disponibili con quattro core (con e senza Hyper-Threading) e due core (i modelli dual-core hanno tutti l'Hyper-Threading abilitato). Come vedrete nei benchmark, questi core sono, clock per clock, più potenti di quelli che abbiamo visto con il design Nehalem.
Clicca per ingrandire
Sono ancora presenti la cache data e instruction L1 da 32 KB, anche se ora Sandy Bridge integra ciò che Intel chiama cache istruction L0, che contiene fino a 1500 micro-ops decodificate. Questa caratteristica ha il doppio effetto di far risparmiare energia e migliorare il throughput instruction. Se l'hardware fetch trova le istruzioni di cui ha bisogno nella cache, può spegnere i decoder fino a quando non saranno nuovamente necessari. Intel ha anche riprogettato l'unità di branch prediction di Sandy Bridge, migliorandone la precisione.
Abbiamo effettuato questi due test single-threaded come confronto sintetico delle prestazioni alla medesima frequenza. Entrambi i quad-core sono stati impostati alla stessa frequenza con Turbo Boost ed EIST disabilitati. Come potete vedere, il solo cambio di architettura ha un evidente impatto sulle prestazioni di Sandy Bridge rispetto al design Lynnfield basato su architettura Nehalem.
I processori basati su Sandy Bridge sono i primi a supportare l'Advanced Vector Extensions (AVX), un set di estensioni a 256-bit delle SSE (AMD supporterà le AVX con la futura architettura Bulldozer). L'enfasi che circonda AVX arriva dal mercato high-performance computing (HPC), dove le applicazioni che fanno calcoli intensivi in virgola mobile richiedono più potenza che mai. Da questo punto di vista l'impatto di AVX su Sandy Bridge sarà probabilmente molto limitato.
Intel pensa tuttavia che le applicazioni di audio e video editing dovrebbero essere ottimizzate per avvantaggiarsi di AVX (insieme a quelle per l'analisi dei servizi finanziari e il software di progettazione/produzione per cui AVX è realmente progettato).
Naturalmente, per abilitare AVX è stato fatto molto lavoro sull'implementazione, inclusa la transizione da un file di registro retirement a un registro fisico. Ciò consente agli operandi di essere archiviati in file di registro, anziché viaggiare con le micro-ops attraverso il motore out of order. Intel ha usato il risparmio di energia e spazio consentito dal registro fisico per incrementare significativamente la dimensione dei buffer, servendo così in modo più efficiente il motore in virgola mobile.
Clicca per ingrandire