La memoria PCM compie un altro passo verso il mercato retail. IBM ha superato alcuni ostacoli che fino a oggi non consentivano alla phase-change memory (PCM) d'immagazzinare più bit per cella per un lungo periodo di tempo. In poche parole, Big Blue ha creato una soluzione PCM multi-level cell (MLC) capace di archiviare due bit per cella.
I traguardi raggiunti permetteranno all'azienda di sviluppare memoria non volatile a basso costo, velocissima, indirizzata a dispositivi di elettronica di consumo, inclusi smartphone e cloud storage, così come applicazioni ad alte prestazioni, come l'archiviazione di dati nel settore enterprise. Il debutto delle prime soluzioni PCM potrebbe avvenire nel 2016. IBM ha già chiarito che non ha intenzione di entrare nella produzione di chip, semmai di concedere in licenza questa tecnologia ad altri produttori.
I ricercatori di tutto il mondo lavorano da tempo sul sostituto della memoria Flash (Memoria phase change, nei test svernicia gli SSD). L'obiettivo è realizzare computer e server con prestazioni molto elevate, in grado di avviarsi istantaneamente.
La memoria PCM può scrivere e leggere dati 100 volte più rapidamente di una Flash e sopportare almeno 10 milioni di cicli di scrittura rispetto ai 30 mila delle Flash di classe enterprise o i 3000 di quelle per il settore consumer.
Memoria PCM di IBM
Per poter scrivere due bit per cella, gli scienziati IBM di Zurigo hanno usato una nuova tecnica di modulazione della codifica, pensata per mitigare un problema chiamato "drift", che nel corso del tempo cambia i livelli di resistenza immagazzinati creando errori in fase di lettura. La tecnica di modulazione della codifica è basata sul fatto che, mediamente, l'ordine delle celle programmate con differenti livelli di resistenza non cambia a causa del drift.
Per immagazzinare i bit, infatti, una soluzione PCM sfrutta l'alterazione di resistenza che avviene nel materiale (calcogenuri) al passaggio dalla struttura cristallina - a bassa resistenza - a quella amorfa - ad alta resistenza.
In una cella PCM, dove il materiale è posto tra un elettrodo superiore e uno inferiore, il cambiamento di fase può essere indotto in modo controllato tramite impulsi di tensione o corrente di differente forza. Questo processo scalda il materiale e quando vengono raggiunte soglie di temperatura ben distinte il materiale passa dalla composizione cristallina a quella amorfa e viceversa.
La tensione applicata permette di gestire la quantità di materiale tra gli elettrodi che subisce il cambiamento di fase, e questo va a influire direttamente sulla resistenza della cella. Sfruttando questo aspetto gli scienziati sono riusciti a immagazzinare non un bit, ma due bit per cella. I ricercatori di IBM hanno usato quattro livelli di resistenza diversi per immagazzinare combinazioni di bit "00", "01" 10" e "11".
Non solo IBM, anche l'Università di San Diego lavora sulle memorie PCM
Per raggiungere l'affidabilità necessaria e diventare un prodotto commerciale, gli scienziati hanno implementato un processo di scrittura "iterativo" che supera le deviazioni nella resistenza dovute alla variabilità insita nelle celle di memoria e nei materiali a cambiamento di fase.
"Abbiamo applicato un impulso di tensione basato sulla deviazione del livello desiderato e poi misurato la resistenza. Se il livello desiderato di resistenza non è raggiunto, applichiamo un altro impulso di tensione e rieseguiamo la misura fino a raggiungere il livello esatto", ha dichiarato Haris Pozidis, Manager of Memory and Probe Technologies di IBM Research.
A dispetto del processo iterativo, gli scienziati hanno raggiunto una latenza in scrittura che nel caso peggiore è stata di 10 microsecondi, un valore che rappresenta un incremento prestazionale di 100 volte rispetto alla memoria Flash più avanzata sul mercato oggigiorno.
Durante la prova i ricercatori IBM sono stati in grado di archiviare bit di dati a lungo termine all'interno di una sottomatrice di 200 mila celle dei chip di test PCM, fabbricati con tecnologia CMOS a 90 nanometri. Precisamente IBM ha mostrato che è possibile archiviare due bit per cella su un chip con 256 milioni di celle, per una capacità totale di 512 megabit. La tecnologia che permette di tollerare il problema del "drift" è invece stata implementata in una versione minore da 2 megabit, sempre prodotta a 90nm.
"Questo esperimento è in corso da più di cinque mesi, e sancisce che una soluzione PCM multi-bit può raggiungere un livello di affidabilità adatto ad applicazioni pratiche", ha concluso IBM.