.jpg)
Alcune roadmap apparse nelle settimane precedenti indicavano nel 2009 l'anno giusto per il "salto" di AMD verso le memorie DDR3. Probabilmente questo matrimonio sarà spostato al 2010, data in cui l'azienda presenterà, secondo una particolareggiata notizia di Daylitech, il socket G34.
Insieme al nuovo socket AMD presenterà due processori figli della seconda generazione di soluzioni a 45 nanometri. Il primo è un processore a 8 core, nome in codice Sao Paolo, descritto come l'unione di due processori quad-core Shanghai. Shanghai è atteso entro la fine dell'anno. Il secondo processore è il già citato Magny Cours, fornito di ben 12 core di calcolo. Non sappiamo se sarà nativo o oppure il parto dell'unione di altri processori.
Queste due nuove proposte integreranno il bus d'interconnessione HT3, 12 MB di cache L3, 512 KB di cache L2 per core e un controller DDR3 quad-channel registered e unregistered, in grado di supportare memorie da 800 a 1600 MHz.
Il socket G34, i cui primi sample saranno pronti a inizio 2009, dovrebbe essere dotato di 1974 pin di connessione. La novità più importante delle nuvoe soluzioni potrebbe essere il quarto collegamento HyperTransport che permetterebbe in un una configurazione quad-socket di poter dedicare un intero collegamento HT a ogni processore per comunicare con gli altri socket. Sarà inoltre disponibile un'altra linea HyperTransport aggiuntiva per processore, utile probabilmente per portare avanti la filosofia "Torrenza" che AMD ha spiegato diverso tempo fa (tutti i dettagli qui).
