Prestazioni, miniaturizzazione, calore: tre punti cardine nella progettazione dei chip logici. Da anni assistiamo ad annunci riguardanti nuove ricerche rivoluzionarie volte a estendere i limiti di progettazione. Questa volta tocca ad HP annunciare una nuova strada percorribile per aumentare le prestazioni di alcuni chip, riducendone nel contempo i consumi energetici attraverso il rimpiazzo dei collegamenti interni con un reticolo di minuscole nanoconnessioni.
Secondo la famosa Legge di Moore, i produttori di chip devono essere capaci di aumentare le prestazioni e tagliare i costi di produzione simultaneamente, riducendo la grandezza dei transistor e delle interconnessioni ogni due anni. Con un processo di miniaturizzazione sempre più raffinato, sottostare a questa legge è diventato senz'altro più difficile e costoso.
Secondo Stan Williams di HP il passaggio a una struttura crossbar potrebbe cambiare le regole della miniaturizzazione. Rimuovendo le interconnessioni tradizionali, la grandezza del chip dovrebbe naturalmente e sostanzialmente diminuire. Le prestazioni dovrebbero incrementarsi e il chip potrebbe ancora essere composto da transistor tradizionali. Costi e consumi potrebbero al tempo stesso diminuire.
HP, seppur non sia coinvolta nella produzione di chip, è attiva nel campo dello sviluppo delle tecnologie in modo da licenziarle in un secondo momento. Come potete immaginare, l'intento dell'azienda è guadagnare milioni di dollari in royalties.
In questo stadio di sviluppo l'azienda ha simulato un field-programmable gate array (FPGA) - un dispositivo con connessioni e logica programmabile - integrante un reticolato crossbar. HP spera di ottenere un prototipo funzionante entro l'anno, stimando l'uso della tecnologia nella produzione di massa e nei dispositivi commerciali per il 2010. La polivalenza dei dispositivi FPGA fa sì che questi siano composti per l'80 percento da connessioni dedite alla comunicazione tra i vari blocchi. Il sistema crossbar eliminerà il progetto di comunicazione tradizionale con un sistema illigente che connetterà solo i blocchi funzionali nel momento in cui debbono essere connessi.
Come abbiamo scritto sopra, i benefici potrebbero essere diversi: "spegnendo" i blocchi del dispositivo si potrà risparmiare sull'energia e sui costi di produzione.
HP afferma che un FPGA sviluppato con transistor a 45 nanometri e un reticolo di nanoconnessioni a 4.5 nm sarà solo il 4 percento più grande di un FPGA sviluppato con il processo produttivo a 45 nm, ma con un numero di transistor otto volte superiori.
La struttura crossbar potebbe essere realizzata attraverso di nanoconnessioni in alluminio o rame, più piccole delle odierne interconnessioni. Il processo di miniaturizzazione sarà invece tenuto sotto controllo attraverso la litografia a impronta.