Al keynote tenuto all'IDF dal CTO di Intel Justin Rattner si è parlato di Core, la nuova architettura su cui saranno basati i processori della casa americana. Rattner si è focalizzato su cinque nuove tecnologie che rendono Core differente dalla precedente architettura Netburst.
La wider issue execution è stato il primo e più importante annuncio. Tuttavia Core sarà anche caratterizzato da nuove ottimizzazioni 128-bit SSE che permetteranno a tutte le istruzioni SSE di essere completate in un singolo ciclo.
Per di più Rattner ha annunciato che l'architettura Core avrà tecnologie come le micro-ops fusion (già presenti su tutti i moderni processori di Intel), ma anche le macro-ops fusion. Essenzialmente, le macro-ops fusion prendono più istruzioni ad alto livello e le combinano all'interno di una singola istruzione. Per esempio le istruzioni “compare” e “jump” possono essere combinate in una singola operazione.
Core figurerà cache L2 condivisa e questo avverrà per tutta la prossima generazione di processori - inclusi i quad core Kentsfield/Clovertown e i dual core Conroe/Merom.
Intel ha inoltre completamente ridisegnato lo scheduler.
La nuova tecnologia di gating attiverà o spegnerà dinamicamente alcune porzioni della CPU. Anche Yonah figura tecniche che permettono lo spegnimento di porzioni di cache quando non sono utilizzate, tuttavia la nuova tecnologia di gating presente in Core sembra andare addirittura oltre.
Cliccare sull'immagine per ingrandire
