Nuove informazioni per Tukwila, la prossima generazione del processore Itanium.
Secondo diverse slide presentate nella conferenza HPC tenutasi in Asia, Tukwila sarà un dispositivo quad core caratterizzato da un controller di memoria on-die FB-DIMM, che abbasserà il tempo d'accesso. Il controller FB-DIMM supporterà almeno 4 canali di memoria e, grazie alla latenza di memoria più ridotta, Tukwila richiederà un quantitativo di cache minore rispetto al suo predecessore. Montecito è caratterizzato da 27MB di cache per due processori, mentre Tukwila avrà 6MB di cache L3 per core o 24 MB per ogni MPU. I diagrammi preliminari riportano che ci sarà uno switch on-die per gestire il traffico tra i quattro core e la cache di ogni chip.
Clicca per ingrandire
Tukwila sarà anche il primo processore a far debutare il Common Systems Interconnect o CSI. CSI è un'interconnessione seriale a bassa latenza punto-punto che utilizza il cosidetto "differential signaling". Tukwila integrerà quattro link completi CSI e due collegamenti ridotti. I collegamenti completi operano a 6.4GT/s o 4.8GT/s in ogni direzione; gli attuali sistemi Itanium 2 hanno un bus da 667MT/s, ampio 128 bit per un totale di 10.6GB/s di banda passante. Sfortunatamente l'ampiezza del bus dati CSI è ignota, quindi è difficile stimare la banda. Lo scenario più probabile è che CSI sia ampio 8 o 16 bit, permettendo di raggiungere rispettivamente 64 o 128 GB/s di banda.
Tukwila integra inoltre un router on-die CSI e uno scompartimento per la cache coerente. Il router migliorerà la latenza di tutto il sistema e lo scompartimento dovrebbe assicurare una scalabilità per grandi sistemi (> 4 socket) quasi lineare.
