HP ha annunciato che i suoi ricercatori hanno sviluppato una nuova modalità per progettare i futuri circuiti nanoelettronici, facendo ricorso alla teoria della codifica, un approccio utilizzato in alcune applicazioni matematiche, di cifratura e nelle telecomunicazioni. Come risultato si potrebbe ottenere un rendimento della produzione vicino alla perfezione, con apparecchiature che costerebbero mille volte meno rispetto a quanto necessario per le future versioni delle tecnologie attualmente disponibili.
"Abbiamo inventato una modalità completamente nuova di progettare un'interconnessione elettronica per i circuiti nanometrici, utilizzando la teoria della codifica, comunemente utilizzata nei sistemi telefonici cellulari digitali e negli esperimenti spaziali", ha affermato Williams, HP Senior Fellow and Director della Quantum Science Research presso gli HP Labs. "Utilizzando un'architettura crossbar e aggiungendo un 50% in più di cavi come "polizza di sicurezza", riteniamo sia possibile fabbricare circuiti elettronici di dimensioni nanometriche con un rendimento vicino alla perfezione anche in presenza di un'elevata quantità di componenti rotti".
Williams ha affermato di essere convinto che i futuri chip dovranno fare affidamento, almeno in parte, sull'architettura crossbar, in cui una serie di cavi di dimensioni nanometriche stesi in parallelo, corre perpendicolarmente ad un'altra formando un angolo a 90 gradi e comprimendo uno strato di materiale sollecitabile elettricamente. Nel punto di intersezione dei cavi incrociati si forma un interruttore che rappresenta "1" o "0", l'elemento di base del codice di un computer. I futuri chip potrebbero trovare limite nella complessità geometrica che si potrebbe riscontrare a livello di dimensioni nanometriche, a causa di problemi con l'allineamento di precisione. Le strutture crossbar, invece, sono estremamente regolari e quindi relativamente facili e meno costose da fabbricare rispetto ai complessi insiemi di cavi, transistor e altri elementi che compongono i processori di oggi. Lo svantaggio della tecnologia crossbar risiede nel fatto che richiede più spazio a livello del substrato di silicio.
"Siamo convinti che trovare il punto di equilibrio fra spazio e facilità di fabbricazione diventerà un problema nei prossimi anni", ha continuato Williams, "I produttori di chip del futuro dovranno fare i conti con la realtà dei difetti".
L'approccio di HP prevede il perfezionamento di un dispositivo noto come demultiplexer, che consente di leggere e scrivere i dati in un circuito, attraverso il collegamento dei nanocavi del crossbar, ad un numero inferiore di cavi convenzionali. Aggiungendo qualche cavo tradizionale in più e ricorrendo alla teoria della codifica, i ricercatori HP dimostrano che il demultiplexer continua a funzionare, anche se un notevole numero di connessioni fra cavi convenzionali e nanocavi risulta rotto. "È come dare un nome specifico al cameriere di un ristorante per essere certi di sentire chiamare il proprio nome al di sopra del rumore della folla", ha spiegato Kuakes, Senior Computer Architect e co-autore del documento. "Anziché farsi indicare come “Jones”, potete farvi segnare come “John Paul Jones”; in questo modo quando il cameriere chiama il vostro nome sarete certi di sentirlo anche se le parole non sono tutte chiare".
In futuro, ricorrere alla tolleranza ai difetti anziché produrre chip "perfetti", può garantire ai produttori enormi vantaggi in termini di costi. Williams ha affermato che il gruppo HP Labs ha già realizzato in laboratorio dispositivi half-pitch da 30 nanometri - grandi un terzo dei chip di oggi - funzionanti. Secondo la International Technology Roadmap for Silicon, lo standard di riferimento per il settore, i chip che utilizzano componenti half-pitch da 32 nanometri entreranno in produzione fra sette o otto anni.