La legge di Moore, il pilastro su cui Intel ha basato lo sviluppo dei propri prodotti negli ultimi decenni, ha possibilità di continuare a essere rilevante oltre i 10 nanometri, ma solo grazie a nuovi materiali e strutture, oltre che una stretta collaborazione tra chi mette a punto i processi produttivi e i team che progettano i prodotti.
La "legge", benché non sia un assioma incontrovertibile, si è dimostrata valida per molto tempo. Evoluta diverse volte dal 1965, dice che "le prestazioni dei processori, e il numero di transistor ad esso relativo, raddoppiano ogni 18 mesi".
AMD, la DARPA e Nvidia affermano che la Legge di Moore ha i giorni contati, altri ancora ritengono che la legge di Koomey o quella di Wright descrivano meglio gli avanzamenti dell'industria della produzione dei chip. Per Intel però sembra non ci sia altra parola all'infuori di quella del suo cofondatore, Gordon Moore, e per questo farà di tutto per preservarne la validità.
Nel corso di una conference call precedente all'ISSCC 2015, Mark Bohr (Intel Senior Fellow, Logic Technology Development), Kevin Zhang (Vice President and Fellow, LTD Advanced Design) e Vivek De (Intel Fellow, Intel Labs) hanno raccontato come l'azienda intende continuare a innovare.
Processi produttivi, transistor e costi - clicca per ingrandire
Intel non ha nascosto che confermare la legge di Moore con processi inferiori ai 10 nanometri (7 nm e oltre) sarà una sfida. Nella slide che potete vedere qui sopra si possono vedere tre grafici. Il primo mostra il costo per millimetro quadrato, in costante crescita. Il rapporto tra l'area occupata e il numero di transistor è invece in diminuzione e così anche il costo per transistor.
HKMG, FinFET e... ? - clicca per ingrandire
Secondo Intel lo "scaling continua a fornire un costo per transistor inferiore. Una riduzione dei costi è necessaria per giustificare nuove generazione tecnologiche". Durante la conference call l'azienda ha spiegato che il ritardo del processo a 14 nanometri (che sarà adottato massicciamente solo quest'anno) è da imputarsi al maggior numero di stadi di test, ai passaggi di "masking" (maschere, modelli usati per la produzione) e dalla necessità di avere una resa sufficiente per sostenere il lancio di nuovi prodotti.
Il processo produttivo a 10 nanometri conterà più passaggi di "masking", ma Intel ritiene che non si imbatterà (o se accadrà, in modo minore) nei problemi che hanno ostacolato la produzione a 14 nanometri. Intel sta infatti migliorando l'efficienza dei test eseguiti a ogni stadio e velocizzando il trasferimento dei wafer. Secondo Intel i 10 nm dovrebbero arrivare il 50% più rapidamente sul mercato rispetto ai 14 nm in virtù delle modifiche implementate.
Intel valuta anche i design 2.5D e 3D
E malgrado i costi fissi siano destinati a crescere, Intel afferma che i metodi messi in campo per produrre a 10 nanometri porteranno a una riduzione in termini di costo dei transistor senza richiedere un processo di patterning totalmente nuovo.
Intel vuole evitare di produrre tramite litografia EUV, almeno fino a quando non sarà strettamente necessario in quanto tale tecnologia produttiva è ancora lontana dalla maturità. La litografia EUV è da tempo considerata il passo successivo alla litografia ottica a immersione.
 | Intel Core i7-5960X Extreme Edition |
Un'altra slide si concentra su materiali e strutture introdotte dagli anni '70 a oggi, con il passaggio dall'uso di dielettrici "high K" insieme a un gate metallico per i processori a una struttura dei transistor 3D, nota come FinFET o Tri-Gate.
In questo caso il canale conduttivo è avvolto da una sottile aletta (o pinna) in silicio che costituisce il corpo del dispositivo. Lo spessore dell'aletta determina la lunghezza effettiva del canale del dispositivo, mentre il resto della struttura contribuisce a ridurre la dispersione di corrente e superare altri effetti indesiderati.
Trasmettitore realizzato a 14 nanometri - clicca per ingrandire
La slide in questione testimonia che i processi di produzione devono procedere di pari passo all'uso di nuovi materiali e design. "L'innovazione è sempre stata una parte indispensabile dello scaling", dice Intel. L'azienda, durante la conference call, ha anche parlato di semiconduttori III-V, ma non è chiaro se e quando questi saranno adottati.
Collegamento seriale a 14 nanometri - clicca per ingrandire
In futuro, e qui Intel sposa una tesi comune nell'industria, l'integrazione eterogenea avrà una parte sempre più importante dello scaling. Intel sta anche pensando di adottare (solo in determinati ambiti) design 2.5D (die separati con un interposer) e 3D (die impilati), ottimi per l'integrazione a livello di sistema, ma attualmente non il massimo per garantire bassi costi.
SRAM sempre più piccole e complesse - clicca per ingrandire
Intel ha poi parlato di alcuni circuiti che sono stati possibili con il processo produttivo a 14 nm e transistor Tri-Gate (3D). L'azienda ha realizzato un trasmettitore CMOS dual-mode, un collegamento seriale e una SRAM. Intel, infine, ha anche parlato di produzione a 22 nanometri, usata per realizzare alcune soluzioni sperimentali negli Intel Labs.
Progetti a 22 nanometri, il lavoro su file di registro e unità grafiche - clicca per ingrandire
I tecnici hanno messo a punto un chip di test che si occupa di mantenere i dati all'interno dei file di registro, inoltre stanno lavorando sulle Execution Unit (EU) della GPU e la loro capacità di gestire rapidamente e in modo indipendente uno scaling di tensione dinamico. L'obiettivo, in questo caso, è quello di ridurre i consumi alla stessa frequenza o aumentare la frequenza con la stessa tensione.