Intel ha annunciato di essere la prima azienda a implementare con successo l'alimentazione dalla parte posteriore di un chip di prova con le stesse caratteristiche del prodotto finito. La novità prende il nome di PowerVia e segna un passo importante per l'evoluzione dell'informatica.
PowerVia sarà inserito nel processo produttivo Intel 20A nella prima metà del 2024, assicurando al colosso americano un vantaggio strategico importante rispetto alla concorrenza; la tecnologia permette di risolvere il problema dei colli di bottiglia nell'interconnessione dell'area scaling, spostando il percorso dell'alimentazione alla parte posteriore del wafer.
Ben Sell, Vice Presidente dello Sviluppo Tecnologico di Intel, ha dichiarato: "PowerVia è un’importante pietra miliare nella nostra ambiziosa strategia ‘cinque nodi in quattro anni’ e nel nostro percorso per ottenere mille miliardi di transistor (one trillion) in un pacchetto nel 2030. Utilizzando un nodo di processo sperimentale e un successivo chip di prova, siamo riusciti a eliminare i rischi connessi all’alimentazione dalla parte posteriore per i nostri nodi di processo, assicurando che Intel sia in vantaggio di un nodo rispetto alla concorrenza nel portare questa tecnologia sul mercato".
La tecnologia PowerVia è stata sviluppata separando lo sviluppo dei transistor, assicurando che fosse pronta per l'implementazione sui nodi di processo Intel 20A e Intel 18A. Dopo diverse verifiche interne, debug e verifica delle funzionalità, è stato confermato che PowerVia offre un utilizzo altamente efficiente delle risorse del chip, più del 90% delle celle e una notevole scalabilità dei transistor.
L'importanza di PowerVia risiede nel suo vantaggio rispetto alle soluzioni concorrenti di alimentazione dalla parte posteriore. Offre ai progettisti di chip, inclusi i clienti di Intel Foundry Services (IFS), un percorso più rapido per ottenere guadagni significativi in termini di consumo energetico e prestazioni nei loro prodotti.
PowerVia affronta efficacemente il problema dei colli di bottiglia nelle interconnessioni: diversi settori, in primis l'intelligenza artificiale e la grafica richiedono transistor sempre più piccoli, densi e potenti per soddisfare le crescenti esigenze di calcolo. Da decenni, le linee di alimentazione e di segnale all'interno dell'architettura dei transistor utilizzano le stesse risorse, limitando le prestazioni. Separando le due linee di alimentazione, i chip possono ottenere una maggiore efficienza energetica e fornire risultati superiori. L'alimentazione dalla parte posteriore diventa quindi fondamentale per ridurre le dimensioni dei transistor, consentendo ai progettisti di aumentare la loro densità senza compromettere la potenza e le prestazioni.
L'implementazione di PowerVia avviene con i nodi di processo Intel 20A e Intel 18A, che introdurranno anche la tecnologia Gate-all-around RibbonFET. Questa nuova modalità di alimentazione dei transistor ha presentato nuove sfide in termini di gestione del calore e debug, tuttavia gi ingegneri sono riusciti a sviluppare tecniche di mitigazione per evitare problemi di surriscaldamento, mentre la comunità di debug ha creato strumenti e procedure per garantire una corretta verifica della nuova struttura di progettazione.
Il risultato è stato un test di implementazione di successo, con parametri di rendimento e affidabilità validati, dimostrando il valore intrinseco della tecnologia. Inoltre, il test ha beneficiato dell'utilizzo della litografia EUV (Extreme Ultraviolet), che ha consentito un utilizzo delle celle standard superiore al 90% su ampie aree del chip, aumentando la densità cellulare e riducendo i costi di produzione. Il test ha anche mostrato un miglioramento del 30% nella caduta di tensione e un aumento del 6% nella frequenza di funzionamento.
I prossimi sviluppi di PowerVia saranno presentati al VLSI Symposium, dove il tecnologo di Intel Mauro Kobrinsky illustrerà la ricerca svolta dall'azienda per avanzare ulteriormente l'implementazione di PowerVia. Ciò includerà la possibilità di abilitare il segnale e l'alimentazione sia sulla parte anteriore che su quella posteriore del wafer. L'obiettivo di Intel è quello di portare PowerVia sul mercato in anticipo rispetto ai concorrenti, in modo da avere un vantaggio considerevole: vedremo se l'azienda ci riuscirà.