Intel ha illustrato le peculiarità del processo produttivo a 10 nanometri nel corso del Technology and Manufacturing Day che si è tenuto San Francisco nelle scorse ore. Il processo sarà impiegato sia per lo sviluppo di nuovi microprocessori Intel che la produzione per terze parti già da quest'anno.
Il processo a 10 nanometri si affida alla terza generazione della tecnologia FinFET, che dovrebbe garantire all'azienda statunitense di essere "una generazione avanti" ai 10 nanometri proposti dalle altre aziende (TSMC, Samsung, ecc.).
"Il gate pitch minimo del processo a 10 nanometri passa da 70 a 54 nm e il metal pitch minimo da 52 a 36 nm. Le minori dimensioni permettono una densità di transistor logici di 100,8 mega transistor per mm2, 2,7 volte in più rispetto ai 14 nanometri e all'incirca due volte in più rispetto ai 10 nanometri di altre aziende", ha affermato Intel.
"Il processo a 10 nanometri offre fino al 25% di migliori prestazioni e il 45% di minori consumi rispetto ai precedenti 14 nanometri. Una migliorata versione del processo a 10 nanometri, chiamata 10++, aumenterà le prestazioni di un ulteriore 15% riducendo i consumi di un altro 30%", ha aggiunto la casa di Santa Clara.
Intel non userà i 10 nanometri solo per i propri processori: anche i clienti della divisione Intel Custom Foundry avranno a disposizione due versioni del processo chiamate 10GP (General Purpose) e 10HPM (High Performance Mobile), con le quali potranno realizzare le proprie soluzioni, basate anche su architettura ARM.
Leggi anche: Intel, entro l'anno i primi chip sperimentali a 7 nanometri
Presentando i 10 nanometri, il capo della divisione produttiva Stacy Smith ha detto che "la Legge di Moore non è morta, almeno non per noi", sfidando il credo di gran parte del resto dell'industria. In casa Intel ritengono che le altre realtà produttive stiano giocando con i nomi dei processi senza proporre i miglioramenti attesi.
"Avanzano con il nome dei processi, persino quando non c'è aumento della densità o è minimo", ha affermato Mark Bohr, Intel Senior Fellow. "Il risultato è che i nomi dei processi sono diventati un indicatore poco attendibile del loro posizionamento nella curva della Legge di Moore".
Intel ritiene che l'industria abbia bisogno di un valore di densità standardizzato per mettere tutti sullo stesso piano. Bohr propone di "resuscitare un valore che è stato usato in passato ma è caduto in disgrazia. È basato sulla densità di transistor delle celle logiche standard e include fattori di ponderazione che tengono conto dei design tradizionali".
"Possiamo prendere una cella standard diffusa e molto semplice, una cella 2-input NAND (4 transistor) e una che è più complessa ma allo stesso tempo comune chiamata scan flip flop (SFF)". Bohr consiglia anche di indicare, separatamente, la dimensione della cella SRAM.
Problemi di standardizzazione a parte, Intel pensa che i suoi 14 nanometri siano buoni quanto i 10 nanometri di Samsung. Per questo l'azienda ritiene di non aver perso - e non di essere nemmeno vicina a perdere - la leadership produttiva.
Leggi anche: Intel, 7 miliardi di dollari per produrre chip a 7 nanometri
Più concretamente, Intel continuerà a proporre nuove architetture per chip desktop, mobile e server ogni anno, con un aumento delle prestazioni del 15% a ogni generazione.
I chip Core di ottava generazione, come emerso qualche tempo fa, useranno i 14 nanometri, diventando la quarta architettura realizzata con tale processo. Intel porterà sul mercato anche i chip Cannon Lake a 10 nanometri nel settore mobile, nella seconda metà dell'anno. Insomma, ci troveremo davanti a uno scenario in cui chip a 14 e 10 nanometri si spartiranno la scena.
Ancora più interessante è però il piano di Intel per creare processori più avanzati. L'azienda punta su soluzioni con unità diverse sullo stesso chip, interconnesse ad alta velocità. Intel ha creato un Embedded Multi-die Interconnect Bridge (EMIB) che consentirà di collegare chip a 22 nanometri a soluzioni a 10 e 14 nanometri, il tutto formando un singolo processore.
"Ad esempio possiamo mischiare blocchi ad alte prestazioni con elementi a basso consumo fatti con processi differenti per garantire un'ottimizzazione estrema", ha spiegato Murthy Renduchintala, che guida le divisioni Client, IoT e Systems Architecture Group. Il dirigente non è stato più specifico, ma ha aggiunto che EMIB può raggiungere una velocità di diverse centinaia di gigabyte riducendo la latenza di quattro volte rispetto alle tecnologie multichip tradizionali.
Tra l'altro è bene sottolineare che qualora Intel dovesse usare EMIB in un chip server o consumer, non sarebbe la prima volta. L'azienda sta già adottando questa soluzione per l'Altera Stratix 10, che mette insieme più chip interconnessi proprio tramite EMIB.
.jpg)
