Il settore delle memorie flash 3D NAND si prepara a un salto tecnologico significativo con l'accelerazione dei piani produttivi di Kioxia e SanDisk per le architetture di nuova generazione BiCS9 e BiCS10. Secondo quanto riportato da Nikkei, il produttore giapponese ha anticipato al 2026 il lancio della tecnologia BiCS10 a 332 strati, inizialmente prevista per la seconda metà del 2027, una mossa dettata dalla crescente domanda proveniente dai settori dell'intelligenza artificiale, del cloud computing e delle infrastrutture enterprise. La strategia prevede inoltre una divisione geografica della produzione tra i diversi stabilimenti, con conseguenze rilevanti sulla segmentazione di mercato e sulla struttura dei costi.
La decisione di Kioxia di utilizzare impianti di produzione differenziati per le due generazioni di memoria rappresenta un approccio pragmatico alla complessità manifatturiera. Il nuovissimo stabilimento Fab 2 situato nei pressi di Kitakami, nella prefettura di Iwate, diventerà il centro di produzione esclusivo per la memoria BiCS10 a 332 strati, destinata ad applicazioni ad alta capacità. Al contrario, il complesso storico di Yokkaichi, nella prefettura di Mie, continuerà a ospitare la produzione della BiCS9 a 218 strati, tecnologia che pur essendo meno avanzata mantiene un ruolo cruciale nel mercato mainstream grazie a costi di produzione più contenuti derivanti dall'ammortamento degli impianti.
L'architettura CBA (CMOS Directly Bonded to Array) costituisce il fondamento tecnico di entrambe le generazioni di memoria 3D NAND. Questa soluzione, che Kioxia ha adottato già dalla precedente BiCS8 entrata in produzione nella seconda metà del 2024, prevede la fabbricazione separata dell'array di memoria e della logica CMOS periferica, successivamente unite tramite tecniche di hybrid bonding. L'approccio riprende le innovazioni introdotte da Yangtze Memory e permette di superare le limitazioni delle interfacce ad alta velocità tipiche delle architetture 3D NAND convenzionali, dove l'integrazione verticale di centinaia di strati crea sfide significative nella gestione dei segnali.
Sul fronte delle prestazioni, sia BiCS9 che BiCS10 integreranno un'interfaccia Toggle DDR 6.0 a 8 bit con velocità di trasferimento dati di 4,8 GT/s, equivalenti a 600 MB/s per pin. L'implementazione prevede uno schema DQS non corrispondente, un sistema di calibrazione PPVT (per-pin VREF training) che assegna una tensione di riferimento calibrata individualmente a ciascun pin dati, e un equalizzatore compatto 2TI-DFE (2-way decision-feedback equalizer). Quest'ultimo rappresenta una scelta ingegneristica significativa: invece dell'approccio 4-way interleaved utilizzato nelle interfacce DRAM, Kioxia ha optato per una versione semplificata con circuito DDSR (Data-Driven Self-Reset) che mantiene i valori delle decisioni precedenti fino al rilevamento di un cambiamento di polarità, riducendo area occupata e consumo energetico.
La memoria BiCS9 combina l'array 3D NAND a 218 strati già collaudato con la nuova interfaccia ad alta velocità, posizionandosi come soluzione ottimizzata per il rapporto costo-prestazioni. SanDisk definisce questa generazione come "capital-efficient, high-performance, low-power", indicando un target rivolto principalmente alle soluzioni di storage per PC e smartphone, oltre ad applicazioni che richiedono elevate prestazioni ma non necessitano della massima capacità o densità di storage. La strategia riflette una chiara divisione di mercato: finché i rendimenti produttivi della tecnologia a 332 strati non raggiungeranno quelli della tecnologia a 218 strati, mantenere quest'ultima in produzione garantisce margini migliori nei segmenti di massa.
L'architettura BiCS10 introduce miglioramenti sostanziali oltre all'incremento della densità di bit. La latenza di lettura si riduce di circa 4 microsecondi, corrispondenti a un miglioramento del 10%, mentre il consumo energetico per le operazioni di lettura scende da circa 100 mJ per GB a circa 75 mJ per GB. Questi progressi derivano da una gestione ottimizzata delle word line non selezionate durante le operazioni di lettura continua: invece di scaricare completamente la tensione a livello VSS tra un ciclo di lettura e l'altro per poi ricaricarla fino a VREAD, il nuovo schema mantiene un livello di tensione intermedio, riducendo l'escursione di voltaggio necessaria e quindi accelerando i tempi di risposta e diminuendo l'assorbimento di corrente.
Le implicazioni pratiche per il mercato europeo e italiano sono rilevanti, considerando che l'efficienza energetica rappresenta un fattore sempre più determinante sia per i costi operativi dei datacenter che per l'autonomia dei dispositivi mobili. La riduzione del 29% nel consumo energetico durante le operazioni di lettura si traduce in benefici tangibili per le infrastrutture cloud e i sistemi enterprise, settori dove i costi elettrici incidono significativamente sul TCO (Total Cost of Ownership). Per i consumatori finali, le nuove memorie BiCS9 potrebbero equipaggiare SSD e smartphone di prossima generazione disponibili sul mercato italiano ed europeo a partire dalla seconda metà del 2025.
Va sottolineato che le informazioni provengono da fonti giornalistiche non ancora confermate ufficialmente da Kioxia o SanDisk, e molti dettagli tecnici e tempistiche potrebbero subire modifiche prima degli annunci formali.
