Della nuova architettura x86 di AMD, nome in codice Zen, non abbiamo moltissimi dettagli concreti. AMD ha spiegato, a grandi linee, che si tratta di un'architettura Simultaneous Multithreading (SMT), divergente da quelle precedenti, con due thread per core come le CPU Intel con Hyper-Threading e un nuovo sistema di cache a bassa latenza con un bandwidth elevato.
L'azienda ha progettato un core in grado di scalare in più fasce di mercato e capace di garantire un netto incremento dell'IPC, le istruzioni calcolate per ciclo di clock, rispetto all'architettura Excavator. Zen dovrebbe offrire un incremento di circa il 40% su quel fronte, con la possibilità che i successivi core "Zen+" ottengano risultati ancora maggiori.
In queste ore, grazie a una patch legata all'ecosistema Linux, sono emerse informazioni più dettagliate riguardo le caratteristiche di Zen. Ogni core Zen, da quanto si apprende, dovrebbe essere dotato di quattro ALU pipeline (Arithmetic Logic Unit), due AGU pipeline (Address Generation Unit) e quattro FP pipeline (Floating Point).
Le quattro ALU pipeline rappresentano la pipeline integer del core e le quattro FP pipeline la pipeline floating point all'interno della Floating Point Unit del core. La AGU lavora insieme al front-end integer per facilitare la comunicazione tra le ALU e la cache L1 in lettura e scrittura.
Con le architetture precedenti, da Bulldozer fino all'attuale Excavator (APU Carrizo), l'approccio di AMD è stato basato su moduli, con due core fisici per ogni modulo e una combinazione di risorse dedicate e condivise.
Un progetto che non si è dimostrato tra i migliori, specie per le prestazioni in virgola mobile non eccezionali dovute alla condivisione di un'unica un'unità FP da parte di una coppia di core. Vi sono stati anche problemi nel modo in cui core venivano usati dal software, aspetto su cui AMD ha lavorato facendo sì che lo scheduler dei sistemi operativi vedesse un modulo come un core con due thread.
Con Zen AMD ha optato per scelte differenti, con un core monolitico dotato di quattro decoder, quattro ALU e quattro unità floating-point a 128 bit, all'interno di due unità FMAC a 256 bit, capaci (probabilmente) di fondere e processare istruzioni AVX a 512 bit. L'unità FP più ampia permetterà a Zen di processare istruzioni meno complesse a una velocità doppia rispetto a un'architettura come quella Steamroller.
Zen, inoltre, dovrebbe essere il primo core di AMD ad avere una tecnologia focalizzata alla riduzione dei branch misprediction (la CPU prova a indovinare la successiva istruzione da svolgere), favorendo un'esecuzione più rapida dei processi. Tutto questo, unito all'uso di un processo produttivo di ultima generazione (FinFET, 14 o 16 nanometri), potrebbe consentire ad AMD di tornare competitiva nei confronti di Intel.
 | AMD FX-9590 |
