Taiwan Semiconductor Manufacturing Company (TSMC) sembra inarrestabile. L'azienda che produce per conto terzi - tra i suoi clienti contiamo Apple, Nvidia, AMD e molti altri - ha annunciato di recente l'avvio della produzione in volumi a 7 nanometri, ma non paga ha svelato anche la nuova tecnologia di stacking 3D dei chip Wafer on Wafer (WoW).
WoW si origina dalle difficoltà crescenti d'inserire un numero di transistor più alto all'interno dei microchip. Per questo produttori e progettisti stanno battendo a nuove strade per aumentare le prestazioni e mantenere i costi a livelli accettabili. Intel guarda con interesse a EMIB, Embedded Multi-Die Interconnect Bridge, mentre TSMC pensa a qualcosa che ricorda più le memorie 3D NAND, ma applicato ai chip.
La nuova tecnologia Wafer-on-Wafer (WoW) di TSMC, annunciata in partnership con Cadence Design Systems, si basa sulle soluzioni esistenti Chip-on-Wafer-on-Substrate (CoWoS) e Integrated Fan-Out (InFO). WoW prevede la creazione di due wafer identici, uniti insieme con il wafer superiore capovolto in modo che l'ultimo strato prodotto (chiamato back-end of line layer, BeOL) tocchi il suo equivalente contenuto nel wafer sottostante. I componenti su entrambi i wafer sono poi collegati usando connessioni through-silicon via (TSV).
"Le tecnologie di packaging 3D di TSMC possono essere combinate usando WoW per unire i wafer e poi metterle su un interposer, creando un cubo a due die", ha spiegato Cadence. "Infatti è possibile impilare verticalmente più di due wafer se tutti salvo quello più in fondo hanno TSV per far passare i segnali tra i layer". Ci troviamo quindi davanti a qualcosa di differente dalle soluzioni odierne che prevedono il montaggio di chip uno accanto all'altro su un interposer.
Leggi anche: Più GPU su un solo package: è la scheda video del futuro?
Wafer-on-Wafer è tanto promettente, quanto rischiosa, come ogni nuova soluzione. Dato che i due wafer sono impilati l'uno sull'altro, ogni danno a qualunque dei chip renderebbe il tutto inutilizzabile. Insomma, la tecnologia deve essere in grado di assicurare alte rese per poter trovare i favori dei clienti di TSMC.
Già sogniamo Nvidia e AMD impilare più die per creare GPU molto più potenti senza aumentare dimensioni o densità delle stesse, ma forse è un'ipotesi prematura dato che ci sarebbero anche altri aspetti di cui tener conto come consumi e temperature. Staremo a vedere.
Nel frattempo a margine di questo annuncio TSMC ha anche affermato sta mettendo a punto il processo produttivo 7nm+ per un impiego entro l'anno e ha intenzione di produrre i primi chip a 5 nanometri nella prima parte del 2019.
