AMD ha annunciato l'inizio dello sviluppo delle nuove estensioni SSE5 per architetture x86. Le nuove istruzioni permetteranno agli sviluppatori di massimizzare le prestazioni delle applicazioni multimediali, di calcolo e di sicurezza.
In un panorama che assiste all'arrivo di processori multi-core e all'integrazione di coprocessori specializzati per aumentare le prestazioni, è ugualmente importante offrire la possibilità di massimizzare l'efficienza di ogni core attraverso la riduzione del numero totale di istruzioni di cui si ha bisogno per raggiungere un dato risultato. Le istruzioni SSE5 aiutano a sfruttare al massimo l'uscita di ogni istruzione e a consolidare il codice base attraverso l'introduzione di funzionalità rintracciabili in precendenza nelle sole architetture altamente specializzate. AMD ha rilasciato dettagli sue due istruzioni in particolare:
- 3-Operand Instructions: un'istruzione di calcolo è eseguita applicando una funzione logica o matematica agli input. Aumentando il numero di operandi che l'istruzione x86 può amministrare da 2 a 3, le SSE5 permettono il consolidamento di multiple e semplici istruzioni in una singola e più efficiente istruzione. L'abilità di eseguire istruzioni a 3 operandi è attualmente possibile solo in alcune architetture RISC.
- Fused Multiply Accumulate: le istruzioni a 3 operandi permettono la creazione di nuove istruzioni che eseguono calcoli complessi in modo più efficiente. L'istruzione Fused Multiply Accumulate combina moltiplicazioni e addizioni per permettere calcoli ripetitivi con un'istruzione. La semplificazione del codice permette la rapida esecuzione per uno shading grafico più realistico, un rendering fotografico rapido, lo spatialized audio, complessi vettori matematici e altre applicazioni performance-intense.
Le istruzioni SSE5 saranno implementate nel core di prossima generazione indicato con il nome in codice "Bulldozer" e disponibile nei processori in arrivo nel 2009. Maggiori informazioni sono rintracciabili in questo file PDF.
Articoli correlati: