.jpg)
Durante l'AMD Technology Analyst Day, il CTO di AMD Phil Hester, ha parlato dell'architettura K8L - tuttavia ne ha parlato come "nuova architettura", senza citarne il nome.
La novità maggiore del progetto AMD K8L è il design “modular” component – ovvero tutto dalla cache L3 al controller di memoria è sviluppato come componente individuale e connesso insieme.
Hester ha rivelato alcune specifiche sulla cache del K8L: ogni core K8L avrà 64KB di cache L1 dedicata, seguito da 512KB di cache L2 dedicata. I modelli di base del K8L avranno 2MB di cache L3 condivisa, ma Hester afferma che un maggior quantitativo di cache L3 sarà aggiunto in seguito.
Architettura K8L - clicca per ingrandire
La caratteristica più importante del K8L è DICE, o Dynamic Independent Core Engagement. Essenzialmente, il layer ACPI avrà la capacità di adattare dinamicamente ogni core e crossbar del processore. Ogni processore avrà la capacità di entrare in power-state, o p-state, permettendo al processore K8L di conservare energia quando il sistema non ha abbastanza thread da utilizzare con il secondo core. I processori Intel Core hanno la capacità di entrare in c-states per-core, ma la dimostrazione AMD ha permesso di vedere i core di un quad-core K8L andare fermarsi individualmente.
Cache del K8L - clicca per ingrandire
I server Opteron ad oggi sono limitati in gran parte ai PC con otto socket o meno. Parte di questo riguarda la natura del collegamento HyperTransport, del quale ogni processore ha solo tre collegamenti. Hester ha annunciato che la prossima generazione di core Opteron avrà quattro collegamenti 16-bit HyperTransport 3 a 2.6GHz ciascuno. Questi quattro link possono essere riconfigurati in otto collegamenti 8-bit HyperTransport in un processo chiamato “un-ganging,” caratteristica fondamentale dell'HyperTransport 3.
Il nuovo HyperTransport
Il K8L è progettato nativamente per essere un quad core, sebbene le slide del Technology Analyst Day rivelino CPU dual-core desktop in arrivo a metà 2007.
