CPU

La nuova era dei chiplet

Pagina 2: La nuova era dei chiplet

In che modo questa interconnessione ad alta velocità impatta sull'FPGA Stratix 10? Intel sta lavorando con i partner per sviluppare i cosiddetti chiplet, ovvero piccoli blocchi base personalizzabili e riusabili che possono diventare processori, ricetrasmettitori, memoria o altri tipi di componenti. Intel può mischiare e accoppiare chiplet, in modo simile ai mattoncini Lego, e connetterli all'FPGA per creare progetti personalizzati destinati a differenti applicazioni.

08 JPG
Clicca per ingrandire
11 JPG
Clicca per ingrandire

I chiplet rappresentano una grande idea, ma è importante avere un'interfaccia SiP standardizzata tra i componenti, spcie se altre aziende sono implicate nel progetto. I blocchi IP d'interfaccia AIB e UIB che vediamo sul die Stratix 10 sono la chiave di tutto. Le connessioni UIB sono un'interfaccia SiP general purpose per HBM e ASIC, mentre AIB supporta le connessioni di ricetrasmettitori e altri componenti general-purpose.

Intel suddivide il layer fisico AIB in 25 canali logici, 24 esposti all'utente e uno dedicato a operazioni handshaking. Possiamo vedere l'interfaccia EMIB standard, con i microbump più piccoli dedicati all'interfaccia digitale, mentre le connessioni più grandi si occupano di quella analogica.

I progettisti di chiplet non devono preoccuparsi di una programmazione specializzata per sfruttare l'interfaccia – Intel dice di aver eliminato la complessità in modo che i designer si focalizzino sul progetto del blocco IP. Intel non ha condiviso molti dettagli sull'apparentemente più complessa interfaccia UIB, ma sappiamo che entrambe le interfacce supportano fino a 2 GBps per linea fisica (programmabile).

Probabilmente non si tratterà di standard aperti, perciò è improbabile che vedremo altre aziende produrre simili package eterogenei. Intel, tuttavia, invita altre realtà a sviluppare chiplet per i propri dispositivi. La verifica dei chiplet è altrettanto importante per garantire l'affidabilità, quindi Intel ha sviluppato un quadro di regole di progettazione.

12 JPG
zxcv PNG
13 JPG

Qui sopra potete vedere esempi di configurazioni differenti con FPGA Stratix 10. Un design usa sei ricetrasmettitori, mentre l'altro usa quattro ricetrasmettitori e due die HBM. La configurazione può essere dotata di molti altri tipi di chiplet differenti.

Intel punta sui 10 nanometri: la Legge di Moore non è morta

L'obiettivo è creare nuove combinazioni. Come mostrato nella terza slide, potete collegare CPU, HBM e un ASIC per il machine learning (pensate a Nervana, azienda impegnata nell'IA acquisita da Intel) a un FPGA per ottenere design omogenei. Si tratterebbe di una combinazione dal potenziale prestazionale elevatissimo. Lo scorso anno Intel ha dimostrato una combinazione sperimentale di FPGA e Skylake sullo stesso package; probabilmente la prossima generazione dell'interconnessione EMIB è già in sviluppo.

Ice Lake, Intel pensa già ai Core di nona generazione

Intel ha intenzione di portare la propria interconnessione EMIB su altri prodotti – molti pensano che EMIB si farà strada in futuro nella famiglia Xeon. L'azienda non ha parlato di tempistiche precise, ma è solo una questione di tempo. Anche 3D XPoint, probabilmente, arriverà presto sui package ed EMIB sarà strumentale a questo scopo. Per l'impiego nei processori desktop, invece, sembra improbabilmente nel prossimo futuro.

Intel, entro l'anno i primi chip sperimentali a 7 nanometri

Insomma, il progetto EMIB di Intel sembra avere grandi potenzialità, ma inizialmente aumenterà i costi. Aprire l'interconnessione, facendola diventare uno standard, faciliterebbe una più rapida adozione. Chissà che Intel non compia questo passo inaspettato.


Tom's Consiglia

In attesa dei Core di ottava generazione il Core i7-7700K rimane un processore validissimo per giocare e non solo.