IDF 06: PCI Express 2.0 e non solo

L'IDF è caratterizzato da importanti annunci e presentazioni di tecnologie che appariranno solo in futuro. Vediamo le ultime novità presentate.

Avatar di Manolo De Agostini

a cura di Manolo De Agostini

Nella giornata di ieri abbiamo pubblicato il primo report degli annunci pervenuti in occasione dell'IDF 2006 di San Francisco.

IDF 2006: dai Core 2 Quadro a 80 Core

Qui di seguito le ulteriori novità trapelate:

Intel fa presagire l'arrivo delle istruzioni SSE4

Intel ha introdotto con i nuovi processori Core 2 Duo nuove ottimizzazioni alle istruzioni SSE (ne abbiamo parlato qui). Queste migliorie sono da ritenersi uno step evolutivo delle istruzioni SSE3, tuttavia non così grande da farle rinominare in SSE4.

Quest'ultime secondo Pat Gelsinger di Intel vedranno la luce con i prodotti a 45 nanometri. Le nuove istruzioni vedranno 50 nuovi miglioramenti volti all'incremento delle prestazioni. Tra le novità: vectorizing compiling, media, string and text processing e application targeted accelerators.

Intel propone un nuovo benchmark per testare l'efficienza delle CPU, anche nel tempo.

Secondo quanto afferma da Pat Gelsinger di Intel, l'azienda sta lavorando con Bapco su "Ecomark," un benchmark basato su Sysmark che terrà conto dei tempi di stand-by dei periodi d'inattività del processore e indicherà persino quanto spenderà l'utente nell'uso del computer, facendo chiaramente riferimento a un processore specifico. I test preliminari riportano che un sistema desktop entry level Core 2 Duo potrebbe costare meno di 14 dollari per anno, mentre la versione mobile T7600 è stimata sotto i 10 dollari.

Gelsinger ha poi parlato del brand "vPro", che coprirà la terza generazione della tecnologia active management di Intel, servizi di amministrazione web e - per la prima volta - la tecnologia TPM "La Grande". Intel sta inoltre sviluppando una nuova tecnologia PCI Express chiamata "Geneseo".

Pat Gelsinger conclude affermando che Intel avrà già venduto un milione di processori quad-core nel momento in cui AMD ne incomincerà la vendita sul mercato.

Intel, in arrivo il chipset 945GC

Intel introdurrà nel primo trimestre 2007 il chipset 945GC, con supporto a un FSB fino a 800 MHz per le famiglie di CPU Core 2 Duo E4000 e Pentium E1000. La serie 945GC figurerà interfaccia PCI Express (PCIe) x16 e sarà più interessante dell'attuale soluzione 945GZ.

Rambus presenta il PCI Express 2.0

Rambus annuncia la disponibilità dei primi dispositivi di controllo e PHY concepiti per la nuova generazione di PCI Express. Chiamata Gen2, la soluzione di Rambus raggiunge una banda di 5 Gbps, 625 MB/sec a una via. L'attuale PCI Express arriva a 250 MB/sec, che in modalita x16 raggiunge i 8 GB/sec. Con il PCI Express 2 Rambus conta di raggiungere i 20 GB/sec.

Il PCI Express 2.0 offrirà porte x1, x4, 8x e 16x. con una frequenza di 250 MHz contro i 100 MHz attuali.

La nuova generazione risolverà anche il problema della fornitura energetica alle schede video, ad oggi limitata a 75 watt (tanto che il connettore d'alimentazione aggiuntivo è ormai un myust). Il PCI Express 2.0 dovrebbe permettere di rifornire la scheda video con 225 o 300 watt..

Questa opzione di Rambus sembra alternativa a "Geneseo" di Intel, citata in precedenza.

Bad Axe 2, FSB1333 e due slot PCI-Express 16x

L'arrivo del quad-core Intel Core 2 Extreme QX6700, segnerà la presentazione di una nuova schede madre con chipset i975X, la D975XBX2. Attualmente le informazioni non sono molte a riguardo, ma dovrebbe presentare:

- Supporto ufficiale alla memoria DDR2-800

- FSB a 1333 MHz in overclock

- due porte PCI Express x16

Intel aprirà la sua piattaforma server, inizia la lotta con AMD Torrenza

Intel afferma di voler seguire l'esempio di AMD aprendo la sua piattaforma server, e per questo introdurrà un'alternativa al bus HyperTransport di AMD. La tecnologia permetterà ai vari dispositivi di comunicare molto più velocemente rispetto all'uso del bus PCI-Express, grazie all'interfacciamente diretto con il front-side bus (FSB).

I vari dispositivi potranno così comunicare direttamente con il processore o con i co-processori presenti. Questa mossa dovrebbe portare Intel a fare un altro passo ad oggi proibito: integrare il controller di memoria nella CPU.