Rambus ha annunciato un nuovo progetto chiamato "Terabyte Bandwidth Initiative" (TBI), pensato per mettere a disposizione delle architetture multi-core future una banda di memoria fino a un terabyte.
Il progetto consiste in 16 canali DRAM, ognuno dei quali opera a 16 Gbps con quattro byte di dati per ciclo di clock. Teoricamente, il throughput di memoria totale aggregato disponibile attraverso sedici canali separati dovrebbe essere pari a 1,024 gigabyte (1 terabyte). Ogni canale dovrebbe poter essere indirizzato direttamente a un gruppo di core.
Rambus userà un sistema di temporizzazione FlexLink PLL per raggiungere la velocità d'impulso di 16 Gbps per canale. Un clock di input di 500 MHz è convogliato attraverso un PLL per raggiungere 16 Gbps o 64 GB/s, 32 volte superiore la velocità iniziale. Rambus ha scelto inoltre un sistema di comunicazione Fully Differential Memory Architecture (FDMA) per i segnali Command / Address, di dati e clock. Questo sistema, insieme alla tecnologia Rambus FlexPhase, dovrebbe ridurre gli errori a frequenze elevate. Rambus ha riprogettato anche il bus Command / Address.
L'azienda ha intenzione di presentare i primi prodotti in volumi di questa tecnologia tra il 2010 e il 2011. L'azienda afferma che, oltre alle prestazioni, anche i consumi e la dissipazione del calore saranno due parametri su quali farà attenzione. Rambus dichiara che utilizzerà il processo a 45 nanometri o addirittura uno inferiore per rientrare pienamente nei termini di affidabilità.