TSMC ha annunciato la settimana scorsa che la messa a punto del processo produttivo a 3 nanometri procede per il meglio e ha già iniziato discutere del suo impiego con i primi clienti.
“Su N3, lo sviluppo della tecnologia procede bene e stiamo già collaborando con i primi clienti sulla definizione di tale tecnologia” ha affermato C. C. Wei, CEO e copresidente di TSMC durante una conferenza stampa con investitori ed analisti finanziari.
“Ci aspettiamo che la nostra tecnologia a 3 nanometri estenda la nostra posizione di leadership nel settore in futuro” ha poi continuato.
Il nuovo processo produttivo è ancora in fase di sviluppo, per tale ragione TSMC non ha fornito nessun dettaglio sulle specifiche, limitandosi a sostenere che sono state valutate tutte le possibilità per la struttura dei nuovi transistor, ed è stata trovata “una buona soluzione per i clienti”.
Ciò che possiamo dire, tenendo conto del lavoro fatto finora da TSMC, è che sicuramente saranno utilizzate le litografie EUV (Extreme Ultraviolet) e DUV (Deep Ultraviolet) con un possibile aumento dei layer, dato che N5 (5 nanometri) attualmente usa 14 layer EUV.
TSMC infatti si è detta entusiasta dei suoi progressi nello sviluppo della litografia EUV che ritiene importante per il proprio futuro, ed ha inoltre specificato che il nuovo processo produttivo a 3 nm non rappresenta un semplice upgrade o iterazione di N5, ma si tratta di un progetto completamente nuovo.
Il principale competitor di TSMC intanto, Samsung Foundry, ha già confermato che il lavoro sul proprio processo a 3 nanometri (3GAAE) è in fase avanzata e saranno usati transistor MBCFET Gate-All-Around basati su nanofogli. Non è da escludere quindi che TSMC possa accelerare i lavori su N3 per rimanere competitiva nei confronti di Samsung.
