Sinceramente non capisco il senso...
A meno che non siano leak riportati male e si stia parlando già della nuova generazione con più core.
Poiché da altre indescrizioni si vociferava che il prossimo processore di punta doveva avere almeno 24 core.
Questo commento è stato nascosto automaticamente.
Sinceramente non capisco il senso... A meno che non siano leak riportati male e si stia parlando già della nuova generazione con più core. Poiché da altre indescrizioni si vociferava che il prossimo processore di punta doveva avere almeno 24 core.
Con un 9800x3d con solo 1 CCD e quindi solo 8 core attivi, in certi giochi già sta oltre l`90% d'uso.
Fare un'altra generazione x3d con solo 8 core può essere limitante infatti
Questo commento è stato nascosto automaticamente.
Fare un'altra generazione x3d con solo 8 core può essere limitante infatti
a quanto pare ci saranno CPU ZEN6 con CCD-die fino a 12 core
Questo commento è stato nascosto automaticamente.
Scusa Frangy, ma che config hai per stare in game al 90% di carico con un 9800x3d?
Questo commento è stato nascosto automaticamente.
Sinceramente non capisco il senso... A meno che non siano leak riportati male e si stia parlando già della nuova generazione con più core. Poiché da altre indescrizioni si vociferava che il prossimo processore di punta doveva avere almeno 24 core.
Sono 2 cose differenti.
Zen5 ha 8 core e 32MB di L3 (4MB/core) e si possono impilare fino a 64MB di L3 3D a chiplet.

Fino ad oggi il 9950X3D prevede la L3 3D solamente su un chiplet, quindi si hanno 32MB di L3 per 2 chiplet (64MB totali) + 1 sola L3 3D da 64MB, = 128MB totali di L3.
Impilando la L3 3D in ambedue i chiplet, +64MB, quindi 32MB x 2 (L3 def del chiplet) + 64MB x 2 (L3 3D) = 192MB totali.

La L3 dei Zen6 è un'altra cosa, perchè il CCX passando da X8 a X12, la L3 a chiplet passerà da 32MB a 48MB (sempre 4MB/core) e probabilmente se AMD applicherà lo stesso rapporto (L3 3D capacità doppia rispetto alla L3 nativa del chiplet), si passerà a 96MB (48MB x 2) anzichè 64MB (32MB x 2).
Se sarà così, Zen6 avrà una L3 nativa per chiplet di 48MB + una L3 3D di 96MB, e quindi un Zen6 X24 (2 chiplet) avrà una L3 a chiplet di 48MB + 96MB di L3 3D, per un totale di 288MB di L3.
Questo commento è stato nascosto automaticamente.
Sono 2 cose differenti. Zen5 ha 8 core e 32MB di L3 (4MB/core) e si possono impilare fino a 64MB di L3 3D a chiplet. Fino ad oggi il 9950X3D prevede la L3 3D solamente su un chiplet, quindi si hanno 32MB di L3 per 2 chiplet (64MB totali) + 1 sola L3 3D da 64MB, = 128MB totali di L3. Impilando la L3 3D in ambedue i chiplet, +64MB, quindi 32MB x 2 (L3 def del chiplet) + 64MB x 2 (L3 3D) = 192MB totali. La L3 dei Zen6 è un'altra cosa, perchè il CCX passando da X8 a X12, la L3 a chiplet passerà da 32MB a 48MB (sempre 4MB/core) e probabilmente se AMD applicherà lo stesso rapporto (L3 3D capacità doppia rispetto alla L3 nativa del chiplet), si passerà a 96MB (48MB x 2) anzichè 64MB (32MB x 2). Se sarà così, Zen6 avrà una L3 nativa per chiplet di 48MB + una L3 3D di 96MB, e quindi un Zen6 X24 (2 chiplet) avrà una L3 a chiplet di 48MB + 96MB di L3 3D, per un totale di 288MB di L3.
Buono,
speriamo sia così.

Ma io ci butterei anche un aumento dei core XD
Questo commento è stato nascosto automaticamente.
Il Ryzen 7 10800X3D a 1 chiplet 12 core e 3D cache credo diventerà una delle CPU più vendute del secolo
Questo commento è stato nascosto automaticamente.