Su un singolo package trovano infatti spazio un totale di 43,3 miliardi di transistor, un numero elevatissimo raggiunto grazie all’uso della tecnologia di packing EMIB (embedded multi-die interconnect bridge), che ha permesso di unire due FPGA con 10,2 milioni di elementi logici (5,1 milioni x 2) e quattro chiplet che fungono da ricetrasmettitori. Il tutto è stato realizzato con il rodato processo a 14 nanometri.
L’FPGA in questione batte persino quello annunciato da Xilinx ad agosto, il Virtex UltraScale+ VU19P a 16 nanometri, dotato di un interposer per collegare quattro die per un totale di 9 milioni di elementi logici, 35 miliardi di transistor e 2072 pin di I/O.
Intel Stratix 10 GX 10M rappresenta un netto passo avanti rispetto a Stratix 10 GX 2800, che conta su 2,75 milioni di elementi logici e 1160 pin di I/O (2304 sulla nuova soluzione). Siamo quindi di fronte a un aumento di quasi quattro volte degli elementi logici e un raddoppio sul fronte dell’I/O.
Il tutto, secondo Intel, con una riduzione del consumo del 40% a parità di prestazioni - il valore è stato misurato usando quattro Stratix 10 GX 2800 impostati come un singolo FPGA 10M. Si parla di un TDP medio di 150 watt, fino ad arrivare a 400 watt con raffreddamento "avanzato", in quanto le frequenze operative sono molto basse per preservare l’accuratezza dei calcoli, da 50 a 300 MHz.
Come anticipato in apertura, per collegare i die Intel si è avvalsa della sua tecnologia di packaging 2.5D EMIB - una delle tante su cui sta lavorando l’azienda - che offre un collegamento ad alta velocità per i due die adiacenti senza richiedere molto “silicio” in più. L’interfaccia data di EMIB è composta da 25.920 connessioni e poiché una connessione ha un throughput di 2 Gb/s, il bandwidth tra i die è pari a 6,5 TB/s.
È la prima volta che Intel usa EMIB per collegare due grandi die logici tra loro (tre connessioni delle sette totali presenti nel chip), finora l’azienda aveva applicato questa soluzione per collegare la memoria HBM della GPU AMD sui processori Kaby Lake-G (ormai defunti) e per collegare alcuni chip HBM e ricetrasmettitori sull’FPGA Stratix 10.
Secondo alcune stime basate sul numero di transistor, i due FPGA combinati coprono un’area di 1400 mm2 con una densità di 31 Mtr/mm2 (mega-transistor per squared millimeter, unità di densità dei transistor). Tra le altre caratteristiche si contano quasi 7000 moltiplicatori DSP e 308 Mb di memoria.
Qual è l’obiettivo primario di questo FPGA? Lo sviluppo di ASIC (application specific integrated circuit) e l’emulazione. Intel ha annunciato che sta già consegnando Stratix 10 GX 10M ai primi clienti.
