.png)
Intel Xeon Phi: architettura
L'architettura Many Integrated Core è decisamente più di una manciata di processori Pentium modificati - si tratta di un design in-order, dual issue con supporto ai 64 bit.
Abbiamo quattro thread per core e fino a 61 core per coprocessore, unità SIMD a 512 bit per vettori più ampi, 512 KB di cache L2 per core (fino a 30,5 MB per scheda Xeon Phi), transistor tri-gate a 22 nanometri, compatibilità con Red Hat Enterprise Linux 6.x o SuSE Linux 12+ e 6/8 GB di memoria GDDR5 per scheda.
Una soluzione di punta Xeon Phi ha meno core di una classica GPU, ma non è possibile comparare un core MIC con uno CUDA, ad esempio, su una base 1:1. Un core Phi è quad-thread con un'unità SIMD a 512 bit. Un confronto leale richiederebbe di oltrepassare la definizione marketing di "core".
Un'altra cosa interessante è che la scheda usa Linux, e con un tunnel SSH nella scheda Xeon Phi è possibile saperne di più sull'hardware. La schermata seguente proviene da una scheda di non definitiva:
Clicca per ingrandire
Intel afferma che meno del 2% è logica x86. Sebbene le CPU Xeon E5-2680 siano anch'esse nel supercomputer Stampede e siano fatte ognuna con 2,27 miliardi di transistor, l'origine x86 è stabilita da un numero di transistor 8086 che va da 20.000 a 30.000.
Clicca per ingrandire
Come le CPU Sandy e Ivy Bridge, il prototipo (nome in codice Knights Corner) usa un'interconnessione ad anello per massimizzare il throughput e l'area disponibile sul die. Con tanta cache per core, inoltre, il processore è in grado di evitare i cali prestazionali che avrebbe se ogni core dovesse essere alimentato costantemente dal controller di memoria GDDR.
Clicca per ingrandire
