Memorie DDR2 SLI: 10.3 GB al secondo
Le CPU AM2 sono progettate per le DDR2 800. Questa non è un'allettante prospettiva per gli overclocker, poichè sono già disponibili moduli di memoria DDR2 1066. Probabilmente è per questo che AMD e Nvidia hanno sviluppato la caratteristica "SLI memory". Il nome promette grandi cose, ma l'idea di base è abbastanza semplice.
Nei negozi troverete questi speciali moduli di memoria chiamati semplicemente "SLI memory." Nvidia e AMD hanno unito le forze con i produttori di memoria come Corsair per portare questi prodotti sul mercato. La tecnologia è uno standard aperto, quindi anche altri produttori potranno offrire questi moduli SLI. Corsair ha annunciato che in futuro tutti i moduli XMS2 avranno la funzione SLI.
Le memorie Corsair SLI sono ancora un sample e hanno il nome stampato.
Nel modulo di memoria sono immagazzinati diversi profili per l'overclocking, che possono essere selezionati via BIOS.
I parametri all'interno del BIOS delle memorie SLI: con alcune versioni di BIOS, queste impostazioni saranno visibili solamente con memorie SLI nel sistema
Nell'SPD EEPROM dei moduli sono immagazzinate informazioni come velocità, timing e altri dati che danno vita a questi profili.
I dati SPD sono immagazzinati in questa piccola EEPROM - con memorie SLI, sono inclusi più dati.
Lo standard corrispondente è chiamato Enhanced Performance Profiles (EPP). C'è solo uno spazio dedicato a due di questi profili nella EEPROM, poichè offre poco spazio per l'immagazzinamento. Possono essere inclusi due set completi di dati, che possono arrivare a quattro riducendo le versioni (meno dati) all'interno della EEPROM. La seguente tabella vi mostra le informazioni che possono essere immagazzinate.
| Informazioni memorie EPP nella EEPROM | ||
|---|---|---|
| Dati disponibili | Versione completa | Versione ridotta |
| Voltage Level | X | X |
| Address Cmd Rate | X | X |
| Chip Select Drive Strength | X | |
| Clock Drive Strength | X | |
| Data Drive Strength | X | |
| DQS Drive Strength | X | |
| Address/Command Fine Delay | X | |
| Address/Command Setup Time | X | |
| Chip Select Delay | X | |
| Chip Select Setup Time | X | |
| Minimum Cycle at Sup. CAS Latency | X | X |
| CAS Latency | X | X |
| Minimum RAS to CAS delay (tRCD) | X | X |
| Minimum Row Precharge Time (tRP) | X | X |
| Minimum Active to Precharge Time (tRAS) | X | X |
| Write Recovery Time (tWR) | X | |
| Minimum Active to Active/Refresh Time (tRC) | X | |