TSMC, si prepara ad avviare la produzione di massa di semiconduttori utilizzando il processo di fabbricazione N2 (2 nanometri) nella seconda metà del 2025. L'azienda sta attualmente perfezionando la tecnologia per ridurre la variabilità e la densità dei difetti, migliorando così le rese produttive.
Un dipendente di TSMC, che si fa chiamare Dr. Kim sui social network, ha recentemente annunciato un importante progresso: "Ho aumentato la resa del nostro processo a 2 nm del 6%, creando miliardi di risparmi per i nostri clienti". Questo miglioramento, sebbene non sia specificato se riguardi chip di test SRAM o logici, rappresenta un significativo passo avanti per l'azienda.
L'incremento delle rese produttive si traduce in notevoli risparmi per i clienti di TSMC, che pagano per i wafer e quindi beneficiano di rese più elevate. Il processo N2 sarà il primo di TSMC a utilizzare transistor a nanosheet gate-all-around (GAA), promettendo una sostanziale riduzione del consumo energetico, un aumento delle prestazioni e una maggiore densità dei transistor.
I chip prodotti con la tecnologia N2 dovrebbero consumare dal 25% al 30% in meno di energia rispetto a quelli realizzati con il nodo di produzione N3E, offrendo al contempo un miglioramento delle prestazioni del 10-15% e un aumento del 15% della densità dei transistor.
Cannot get X.com oEmbed
TSMC dovrà imparare a produrre questi nuovi transistor con rese otitmali. L'azienda ha in programma di offrire servizi di test su wafer shuttle per la tecnologia a 2nm a partire da gennaio, dando ai clienti l'opportunità di sperimentare con la loro nuova tecnologia.
Con l'inizio della produzione di massa previsto per la fine del 2025, TSMC ha ancora tempo per perfezionare ulteriormente il processo e migliorare le rese finali. Questo progresso tecnologico potrebbe consolidare ulteriormente la posizione di leadership di TSMC nel settore dei semiconduttori, offrendo ai suoi clienti vantaggi competitivi in termini di prestazioni e efficienza energetica.
.jpg)
.jpg)
