Dopo l'approccio APU, ecco spuntare quello UPU (Unified Processor Unit). Prende il nome di Harmony Unified Processing Architecture la nuova soluzione della cinese ICube, che al pari del progetto Loongson (o Godson), punta a dare al paese asiatico un'alternativa fatta in casa per realizzare i propri telefoni e dispositivi Android, piuttosto che dover dipendere da azienda straniere.
ICube è gestita da due veterani dell'industria, Fred Chow e Simon Moy, che in passato rispettivamente hanno lavorato in Pathscale e Nvidia, ed entrambi sono passati per SGI. Sebbene le informazioni sul progetto siano tuttora limitate, ExtremeTech e Vr-Zone hanno pubblicato interessanti disamine sulle caratteristiche di questa architettura.
La Harmony Unified Processing Architecture consiste di core RISC paralleli chiamati MVP (Multi-Thread Virtual Pipeline), un set di istruzioni indipendente, un compilatore ottimizzato e una soluzione per il bilanciamento dinamico del carico chiamata "Agile Switch".
Il chip IC1, prima interazione del progetto, è descritto come "parallel computing stream processor core" dotato di sia di SMP (Symmetric Multi-Processing) che di SMT (Simultaneous Multi-Threading).
Ogni core RISC (due nella prima incarnazione) è dotato di tecnologia Simultaneous Multi-Threading 4-way, cioè è in grado di gestire fino a quattro thread. Grazie all'approccio UPU, le risorse di calcolo, lo spazio di memoria e il registro dei dati è condiviso all'interno del chip, cioè non c'è una suddivisione tra carico di lavoro CPU e GPU.
In poche parole è come se AMD o Intel realizzassero un chip con unità in grado di gestire senza distinzioni dati x86 e grafici, ad elevata efficienza. Intel aveva pensato a qualcosa di simile con il progetto Larrabee, poi confluito parzialmente nel coprocessore x86 Knights Corner, ma non ha portato avanti lo sviluppo a causa di innumerevoli problemi.
Oggi i chip con grafica integrata delle due aziende hanno unità ben distinte, con la GPU in grado - all'occorrenza - di essere usata anche per determinati calcoli generici. In tal caso si parla di calcolo eterogeneo.
Per quanto concerne l'architettura Harmony e l'approccio UPU, si parla invece di calcolo omogeneo, dove i thread di CPU e GPU condividono le stesse risorse. Trattandosi della prima versione (di cui non è chiara le tempistica del debutto), il processore non permette calcoli in virgola mobile a doppia precisione o istruzioni vettoriali SIMD come le AVX.
Da rilevare che il primo chip, IC1, sarà realizzato con processo produttivo a 65 nanometri e avrà un die di solo 2,7 millimetri quadrati. "Questo significa che, su una CPU standard con un die di 200 mm quadrati a 32 nanometri, potreste integrare oltre 100 di questi core, più la logica d'interconnessione e una cache condivisa di diversi megabyte, tutto insieme", scrive Vr-Zone. Chi pensa che in Cina siano solo bravi a produrre su commissione e a falsificare borsette, farebbe meglio a ricredersi. La tigre asiatica sta affilando gli artigli.