Nei data center per l'intelligenza artificiale di nuova generazione, la larghezza di banda della memoria rappresenta uno dei colli di bottiglia più critici da risolvere. Rambus, tra i principali fornitori di IP per chip e semiconduttori, ha annunciato quello che si candida a essere il controller HBM più veloce mai sviluppato dall'azienda: un'implementazione basata sullo standard HBM4E capace di raggiungere 16 Gbps per pin, segnando un salto prestazionale netto rispetto alla generazione precedente e aprendo la strada ai superchip per l'IA di prossima generazione.
Il confronto con il controller HBM4 di Rambus è emblematico: si passa da 10 Gbps per pin agli attuali 16 Gbps, con un incremento del 60% in termini di velocità di trasferimento. Ancora più significativo è il dato relativo alla larghezza di banda totale per modulo, che balza da 2,56 TB/s a 4,1 TB/s per singolo dispositivo HBM4E. Per un acceleratore AI equipaggiato con otto moduli HBM4E collegati, la larghezza di banda complessiva supera i 32 TB/s, una cifra che ridefinisce le aspettative per i carichi di lavoro di inferenza e addestramento nei data center di ultima generazione.
Lo standard HBM4E è destinato ad essere adottato dalle piattaforme hardware più ambiziose del settore: le GPU NVIDIA Rubin Ultra e gli acceleratori della serie AMD MI500 fanno già affidamento su questa specifica per soddisfare i requisiti di memoria delle architetture AI più esigenti. La mossa di Rambus consolida la propria posizione in un segmento dove la latenza ridotta e l'affidabilità dell'interfaccia di memoria sono fattori determinanti per le prestazioni reali nei cluster di calcolo ad alta intensità.
Dal punto di vista architetturale, il controller HBM4E di Rambus è progettato per integrarsi con soluzioni PHY standard o TSV di terze parti, consentendo la realizzazione di un sottosistema di memoria HBM4E completo in pacchetti 2.5D o 3D. Questa flessibilità è cruciale per i progettisti di SoC per l'IA o di die base personalizzati, che possono così combinare il controller con differenti tecnologie di packaging avanzato senza essere vincolati a un unico fornitore per l'intera catena del sottosistema memoria.
Rambus sottolinea come questo nuovo IP si costruisca su una base già consolidata da oltre cento design win HBM, un elemento che riduce significativamente il rischio per i clienti in termini di affidabilità al primo ciclo di produzione su silicio. Le funzionalità avanzate di affidabilità integrate nel controller sono pensate per rispondere alle specifiche dei workload HPC e AI, dove un errore di memoria può compromettere sessioni di addestramento che durano giorni o settimane.
