Intel mostra i primi chip Meteor Lake

Intel ha mostrato recentemente i suoi chip Meteor Lake, i primi con un design multi-chiplet per il mercato consumer.

Avatar di Antonello Buzzi

a cura di Antonello Buzzi

Editor

Intel ha mostrato un prototipo del suo processore conosciuto con il nome in codice Meteor Lake, la cui uscita è prevista per il 2023. Le CPU Core di quattordicesima generazione saranno le prime dell'azienda che utilizzeranno un design multi-chiplet per il mercato consumer. In questo momento la società sta testando la tecnologia di interconnessione che collegherà insieme tutti le parti di Meteor Lake.

Stephen Shankland di CNET ha avuto la rara opportunità di visitare il Fab 42 di Intel vicino a Chandler, in Arizona, e di scattare alcune foto dei prossimi prodotti Intel Meteor Lake, Sapphire Rapids e Ponte Vecchio. L’impianto di Intel in Arizona è il luogo in cui la società produce i suoi processori più avanzati utilizzando i nodi 10nm, 10nm SuperFin e 10nm Enhanced SuperFin (ora chiamato Intel 7) e utilizza le sue avanzate tecnologie di packaging dei chip. Intel ha alimentato un modulo di calcolo Meteor Lake (realizzato utilizzando la tecnologia di fabbricazione Intel 4 potenziata con EUV) poco più di un mese fa, mentre il campione di CPU Meteor Lake nella foto viene utilizzato per testare le sue tecnologie di interconnessione.

In precedenza, Intel aveva affermato che i suoi processori con nome in codice Meteor Lake sarebbero stati costituiti da tre tile: un die di calcolo con un numero sconosciuto di core ad alte prestazioni Ocean Cove e core ad alta efficienza energetica, un die GPU con 96-192 EU e un die SoC con unità come un controller di memoria, un controller PCIe e un controller Thunderbolt. Tuttavia, il chip di prova ha evidentemente quattro tile (o chiplet) e non è chiaro a cosa sia destinato il quarto tile.

Finora, Intel ha solo rivelato che il die di calcolo di Meteor Lake sarà realizzato utilizzando la propria tecnologia di produzione Intel 4 (precedentemente nota come 7nm), mentre il die SoC sarà costruito su un nodo a basso consumo. Questi chip di prova utilizzano la tecnologia Foveros di seconda generazione di Intel per lo stacking, dimostrando che i chip non sono costituiti solo da quattro tile, ma che questi ultimi sono anche impilate in 3D su un die base.