CPU

Network on Chip, Intel pensa alle CPU multi-core del futuro

Intel sta lavorando su una cosiddetta "Network on Chip", una rete di collegamenti all'interno di un chip che promette di essere più efficiente, veloce e versatile rispetto alle attuali soluzioni. L'obiettivo è trovare un sistema di comunicazione così all'avanguardia da semplificare lo sviluppo di processori con decine, se non centinaia, di core.

Il lavoro di Intel, che attualmente rimane una mera ricerca, è rivolto anzitutto al mondo professionale, in particolare ai "supercomputer e alle macchine exascale del futuro, dove avrete moltissimi nodi di calcolo all'interno di un die", ha affermato Vivek De degli Intel Labs durante l'ISSCC 2014 (fonte The Register).

Per realizzare una CPU multi-core efficiente non basta affiancare più core, ma serve anche un mezzo di comunicazione che permetta alle unità di parlare tra di loro per spartirsi i compiti più impegnativi. Nei processori ordini i core hanno una frequenza sincrona e comunicano tramite un ring bus. Questa, secondo Intel, è una soluzione inadatta per il futuro.

Clicca per ingrandire

"Diventa un problema nella realizzazione di grandi chip. Bisogna preoccuparsi della distribuzione globale della frequenza, delle variazioni di processo tra i differenti core in idle e l'impatto dei ritardi correlati", ha sottolineato Vivek De, aggiungendo che c'è anche un problema con l'area occupata sul die.

Una frequenza di clock globale richiede dello spazio extra per far sì che i segnali siano indirizzati correttamente, senza contare poi del consumo della logica di sincronizzazione e delle unità preposte alla distribuzione della frequenza. Così, sull'onda di tutte queste problematiche, gli Intel Labs hanno realizzato quella che hanno definito "Network-on-Chip", anzi più precisamente "A 340mV-to-0.9V 20.2Tb/s Source-Synchronous Hybrid Packet/Circuit-Switched 16×16 Network-on-Chip in 22nm Tri-Gate CMOS".

"I due termini chiave source-synchronous e hybrid", spiega The Register. "Il primo si riferisce al fatto che questa mesh d'interconnessione Network-on-Chip (NoC) 2D gestisce i timing sostituendo la comunicazione tra nodo e nodo (handshake) per la distribuzione della frequenza globale. Il termine ibrido si riferisce al fatto che lo schema d'interconnessione controlla il flusso dei dati usando una soluzione ibrida tra la commutazione di pacchetto e quella di circuito (o multiplazione)".

Il metodo ibrido permette al NoC di configurare il trasferimento dei dati usando commutazioni di pacchetto. "Una volta che i canali di comunicazione sono pronti, il trasferimento avviene puramente in modalità a commutazione di circuito, semplicemente facendo fluire i dati fino a quando il trasferimento non è stato completato", spiega The Register.

Secondo Intel tutto ciò elimina diversi passaggi, aumentando l'uso della rete e permettendo di ridurre la frequenza di clock. Il prototipo di chip dimostrato da Intel all'ISSCC è una "mesh" con 16 x 16 nodi, con ognuno dei 256 nodi che ha tensioni e frequenze indipendenti. Nei test Intel afferma di aver raggiunto un throughput aggregato tra i nodi di 20,2 terabit al secondo e un'efficienza energetica di 18,3 terabit al secondo per watt lavorando a 430 millivolt, vicino alla tensione di soglia.