Il futuro della crescita computazionale potrebbe non passare più dalla riduzione delle dimensioni dei transistor, ma dalla loro stratificazione verticale. Un team di ricercatori della King Abdullah University of Science and Technology (KAUST) in Arabia Saudita ha pubblicato su Nature Electronics uno studio che dimostra la possibilità di impilare fino a sei transistor individuali l'uno sull'altro, aprendo una nuova frontiera per mantenere in vita la legge di Moore.
La legge di Moore, formulata sessant'anni fa da Gordon Moore, ha predetto con precisione quasi inquietante il raddoppio del numero di transistor nei circuiti integrati ogni due anni circa. Questo progresso è stato reso possibile dalla miniaturizzazione continua dei transistor e dall'espansione delle dimensioni dei die, ma entrambe queste strade stanno raggiungendo limiti fisici invalicabili. I produttori come TSMC, Intel e Samsung stanno già lavorando a nodi produttivi da 3nm e 2nm, dove fenomeni quantistici come il tunneling elettronico diventano ostacoli sempre più critici.
L'approccio sviluppato dal team saudita si concentra sull'impilamento verticale di transistor a film sottile, sia a base di ossidi metallici che organici. La sfida tecnica principale risiede nell'ottenere una rugosità superficiale estremamente ridotta tra i layer: il team è riuscito a mantenere una rugosità non superiore a 3,63 nanometri, un risultato fondamentale per garantire che i transistor impilati funzionino correttamente senza perdite di prestazioni significative. Anche pochi nanometri di irregolarità possono infatti compromettere l'efficienza elettrica e la stabilità del dispositivo.
Tuttavia, la tecnologia presenta ancora limiti significativi per applicazioni ad alte prestazioni. I transistor impilati sviluppati hanno un limite termico di appena 50°C, con instabilità evidenti già a 75°C. Questo li rende inadatti per CPU e GPU ad alta frequenza che operano a temperature ben superiori, spesso superando gli 80-90°C sotto carico. L'applicazione ideale per questa tecnologia si trova invece nei dispositivi indossabili, nei sensori IoT e nell'elettronica a bassissimo consumo, dove le temperature operative rimangono contenute e l'efficienza energetica è prioritaria rispetto alle prestazioni pure.
Le tecniche di produzione utilizzate sono attualmente confinate all'ambiente di laboratorio, ma questo è il percorso naturale di ogni innovazione nel settore dei semiconduttori. Il packaging 3D di chip come quello utilizzato in AMD Ryzen con tecnologia 3D V-Cache o nelle memorie HBM ha seguito un percorso simile, partendo dalla ricerca accademica per arrivare alla produzione di massa. La scalabilità industriale e il miglioramento della resistenza termica rappresentano le sfide principali da superare nei prossimi anni.
Dal punto di vista del mercato europeo, questa tecnologia potrebbe rivelarsi particolarmente interessante considerando le normative sempre più stringenti sull'efficienza energetica e la sostenibilità ambientale. Dispositivi IoT e wearable che consumano meno energia e generano meno calore si allineano perfettamente con gli obiettivi del Green Deal europeo e potrebbero beneficiare di incentivi per la produzione locale di semiconduttori, in linea con l'European Chips Act.